EDN China > 技术文章 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

FPGA的功耗概念与低功耗设计研究

21ic 韩雪 郭文成?? 2010年07月13日 ?? 收藏0

  ④ 根据预测的下一状态条件列举状态机,并选择常态之间转换位较少的状态值,这样就能尽可能减少状态机网络的转换量(频率)。确定常态转换和选择适当的状态值,是降低功耗且对设计影响较小的一种简单方法。编码形式越简单(如1位有效编码或格雷码),使用的解码逻辑也会越少[5]。

  ⑤ 要计算覆盖整个产品生命周期或预期电池工作时间内所有状态下的功耗,要考虑上电、待机、空闲、动态和断电等多种状态,要计算最坏情况下的静态功耗。

  在所有降低功耗的措施中,选择合适的低功耗器件起决定性的作用,带来的效果是立竿见影的,而且无需花费大量的时间、精力和成本采取额外的措施。所以,选择一款低功耗的FPGA器件有助于提高产品性能,降低产品成本,提高产品的可靠性。下面介绍Actel公司的低功耗FPGA——IGLOO

  2? 低功耗FPGA——IGLOO

  Actel公司的IGLOO源于ProASIC3系列,保持了ProASIC3原有的所有特性:单芯片、高安全性、高可靠性、高性能、低功耗、低成本等,并对低功耗的特性作了加强。IGLOO器件采用 Flash*Freeze技术,能够轻易地进入和退出超低功耗模式,该模式下的功耗仅 5 μW,同时可保存 SRAM和寄存器中的数据。Flash*Freeze技术通过 I/O和时钟管理简化了功率管理,并无需关断电压、I/O或系统层面的时钟,进入和退出 Flash*Freeze模式所需的时间少于1 μs。 Actel IGLOO系列以 Flash可重编程技术为基础,支持安全的系统内可编程功能,因此能在制造的最终阶段或应用现场快速且容易地进行升级或设计更新[6]。

  IGLOO能够做到如此低的功耗,主要是由以下几个原因决定。

  (1) 独特的Flash开关

  IGLOO采用了低功耗的Flash开关,如图2所示。Flash开关只需要2个晶体管,而SRAM的开关至少需要4个以上的晶体管。更少的晶体管具有更小的容性负载、更小的漏电流,从而具有更低的功耗。另外,Flash技术的开关具有非易失性的特点,使得IGLOO无需配置芯片,从而较SRAM的FPGA少了上电的启动电流和配置电流。一般SRAM的FPGA启动电流都需要几百mA甚至几A,配置电流也需要几十mA,不适合用于电池供电的系统[6]。

Flash开关和SRAM开关的对比

图2? Flash开关和SRAM开关的对比

  (2) 更低的内核电压

  IGLOO的内核可以支持1.2 V或1.5 V供电,1.2 V的内核电压比1.5 V的内核电压可以节省36%的动态功耗。可由式(1)推导出来,动态功耗与内核电压的平方成正比,所以1.2 V的IGLOO系统比1.5 V内核电压的系统可以节省更多的功耗。

  (3) 低功耗的Flash*Freeze模式

  IGLOO具有一种独特的Flash*Freeze模式。在这种模式下可以让FPGA进入睡眠状态。在这种模式下最低的功耗可达2 μW(IGLOO的Nano系列),并且能够保存RAM和寄存器的状态。进入和退出这种模式只需要通过FPGA的Flash*Freeze引脚控制即可,进入和退出只需要1 μs,非常方便。

  (4) 具有低功耗布局布线工具

  Actel提供免费的开发环境——Libero,并充分考虑了低功耗的设计,在软件中增加了功耗驱动的布局布线。在该方式的驱动下,软件自动以最低功耗的方式来布局并走线,类似于PCB绘制时的布局与走线。其中影响最大的是时钟的走线,因为在大部分的设计中时钟对功耗起了关键性的影响。经过功耗驱动的布局布线以后,时钟走线变得更有规则,连线也尽量短,从而大大降低了功耗,通过该方式最多可以节省30%的功耗。

  另外,在Libero软件内部集成的Modelsim仿真软件中,提供了功率估算工具。它用于分析实际器件利用率,并结合实际的适配后仿真数据,给出实际功耗数据,可以在完全不接触芯片的情况下分析设计改变对总功耗的影响。

  3? 小结

  通过上面的分析,了解了FPGA功率损耗的相关原理和影响功耗的相关因素。设计者通过优化自己的设计和注意某些具体情况,可以在FPGA设计中实现低功耗。通过一款具体的FPGA产品了解其低功耗的解决方式,为设计提供了指导。FPGA均可在相应的操作环境下进行仿真,从而了解功耗的具体使用情况,针对相应的情况进行修改。另外,还可采用优化的算法来减少多余和无意义的开关活动,来实现低功耗的解决方案。

  参考文献

  [1] Degalahal Vijay, Tuan Tim. Methodology for High Level Estimation of FPGA Power Consumption: Proceedings of the 2005 conference on Asia South Pacific design automation[C], 2005.

  [2] 王诚,等.Altera FPGA/CPLD设计基础篇 [M].北京:人民邮电出版社,2005.

  [3] 熊磊.FPGA设计中功率损耗的研究[J].信息技术,2008(10):82.

  [4] Yang Arthur.降低FPGA功耗的设计技巧和ISE功能分析工具[OL].[2009531]. http://www.eeworld.com.cn/FPGA/2009/0531/article_621_1.html.

  [5] 刘明章.基于FPGA的嵌入式系统设计[M].北京:国防工业大学出版社,2007:26.

  [6] 周立功.最低功耗的高门密度可重编程FPGA解决方案[EB/OL].[20091027].http://www.zlgmcu.com/actel/igloo.asp.


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? 功耗? IGLOO? Flash?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈