EDN China > 技术文章 > 微处理器与DSP > 多媒体处理器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 简单MicroBlaze微控制器的理念

21ic 赛灵思公司 Christophe Charpentier?? 2010年05月13日 ?? 收藏0

  MicroBlaze是一款基于构造的的嵌入式微处理器,它的显著优势在于能满足复杂应用的需求,在除了运行简单的通用应用以外,还能运行操作系统。

  设计人员能够在当前所有的赛灵思架构中实施MicroBlaze软处理器,在不同产品系列间实现方便的转换,具有很高的灵活性。但是,MicroBlaze系统设计不仅要在70多种参数中选择,而且还要借助一系列功能强大的嵌入式工具,如果应用只需要简单的微控制器,这种设计方法反倒不实用。

FPGA系列

  但是,利用适当的技术,用户可以开发构造简单的预配置MicroBlaze微控制器,并方便快捷地将其添加到任何FPGA设计中。可将控制器的实例直接加入HDL。用户能在标准的FPGA设计流程中直接使用,无须特殊的脚本或复杂的步骤。仅需三个文件即可启动设计工作,包括两个硬件实施文件和一个软件定义文件。这种方法使工程师不用学习或者只需很少量的学习就能快速启动FPGA嵌入式设计工作。

  在ISE 11.1中启动MicroBlaze软件开发工作,可使用独立的软件开发套件(SDK)进行C和C++应用的创建和调试,而无须全面的嵌入式开发套件(EDK)。

  微控制器预配置了两种选项,UART和调试。表1显示了根据微控制器配置不同而给出的各种FPGA系列的尺寸估算值。此外,Virtex器件使用了两个Block RAM,而Spartan器件使用四个Block RAM。对应用代码进行调试后,用户即可移除调试选项,以减小控制器的尺寸。例如,Spartan-6微控制器仅需要220个切片。

  微控制器概览

  简单MicroBlaze微控制器包含的组件有32位MicroBlaze处理器、8KB RAM/ROM、带64KB寻址空间的32位用户接口、中断支持、可选UART,以及可选的JTAG调试接口。图1显示了系统方框图。

SMM由MicroBlaze处理器

图1 SMM由MicroBlaze处理器、存储器及接口组成

  根据需要以及实施工具允许的范围,时钟输入可高可低。有效高电平复位输入与输入时钟内部同步。中断输入信号可提供中断支持,微控制器提供服务时用中断确认输出进行确认。此外,简单的地址映射用户接口也同步于时钟,支持用户定制。图2显示了用户接口的时序。可将字节启用用于字节和半字事务处理。

简单的地址映射用户接口同步于时钟

图2 简单的地址映射用户接口同步于时钟

  用于可对16位宽的软件映射地址总线进行解码,以将不同的定制接口或外设连接至微控制器。在插入片选(Chip Select)两个时钟周期后对读取数据进行采样。

  一些预配置的版本可提供串行16450 UART选项。波特率在软件中进行编程,以保持UART独立于时钟输入。调试选择可使用内部FPGA资源,并直接连接至FPGA JTAG接口,从而通过常规FPGA下载线缆实现应用调试。

  FPGA设计流程

  FPGA设计流程遵循如图3所示的标准ISE FPGA实施流程。可在FPGA设计中的任何层级级别上通过Verilog或VHDL创建微控制器实例。使用两个与硬件相关的文件微控制器网表(smm.ngc)和Block RAM存储器映射文件(smm.bmm)即能完成FPGA的实施,用户既不必费心学习新的工具,也不用使用复杂的脚本流程。FPGA嵌入式设计从未如此的简单易行。微控制器配置之间的切换非常简单,只需替换所需的网表文件,然后重新实施FPGA即可。

FPGA设计流程遵循标准的ISE FPGA实施流程,无须新工具或脚本

图3 FPGA设计流程遵循标准的ISE FPGA实施流程,无须新工具或脚本

  运行实施工具后,将额外生成一个文件,指示微控制器所使用(smm_bd.bmm)的Block RAM的物理位置。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

MicroBlaze? FPGA? SDK? Verilog?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈