EDN China > 设计实例 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于单片机和FPGA的频率特性测试仪的设计

武汉大学 张清 特日格乐 董翔?? 2009年09月28日 ?? 收藏0

  1 引言

  频率特性是网络的性能最直观反映。频率特性测试仪是测量网络的幅频特性和相频特性,并显示相应曲线的一种快速、方便、动态、直观的测量仪器,可广泛应用于电子工程领域。

  该测试仪以扫频外差为基本原理,并以单片机和FPGA构成的最小系统为控制核心,很好地完成对有源双T网络进行频率在100 Hz~100 kHz范围内的幅频响应和相频响应特性的测试,并实现在通用数字示波器上同时显示幅频和相频响应特性曲线。

  2 系统设计方案

  2.1 总体方案

  该设计采用单片机和FPGA结合的方式。将输出频率可步进的正弦信号的扫描信号源作为被测网络的输入信号Vi,则被测网络的输出信号Vo为频率可步进的信号。通过测量各频率点的幅度就可得到Vo和Vi的有效值,两者之比就是该点的幅度频率响应;对Vo和Vi进行过零比较、整形,再送到FPGA测量相位差。 Vi的上升沿启动计数,Vo的上升沿停止计数,所得时间值与信号周期之比,就是该点的相位频率响应。此方案采用FPGA测量相位差,而且便于制作DDS扫描信号源。

  2.2 扫频信号源设计方案

  该设计采用直接数字合成(DDS)信号源。DDS信号源是由数字量控制的频率源,如图 1所示,其具体实现过程是:将输出波形一个完整周期的幅度值按相位步进顺序量化存储于双端口RAM中,按一定的地址间隔读出,经D/A转换成模拟信号,再经低通滤波器滤去D/A转换带来的小台阶和数字电路产生的毛刺,即可获得高精度、高纯度的正弦信号。理论上只要累加器的位数足够多,便可实现任意小的频率步进,且频率分辨率很高,十分接近于连续变化。通过预设相位累加器初值可很方便地实现精密相位调节。

DDS原理框图

  2.3 幅度测量模块的方案

  该模块采用集成真有效值变换器件。测量被测信号的真有效值,然后将其换算为幅值。即可实现对正弦波的幅值测量。该方案硬件、软件都很简单,而且精度高,效果理想。

  2.4 相位测量模块的方案

  该模块采用相位一时间转化法。两个频率相同、相位不同的正弦信号经整形异或运算后产生脉宽为Tx、周期为T的方波,相位差与(TX/T)之间始终存在一一对应关系。因此无论频率如何变化,只要测出(Tx/T),相位差的大小也就确定。

  3 理论分析与计算

  3.1 DDS相关计算

  由DDS原理可得:

公式

  式中,N为相位累加器位数,K为频率控制字。

  当K=1时,可知DDS的最低输出频率为:

公式

  此即DDS的频率分辨率。

  (1)移相信号发生器部分DDS由于输出级D/A转换器DAC0800的建立时间为100 ns,则时钟频率应小于10 MHz,取时钟频率fout=8.388 608 MHz,相位累加器N=23bit,则:

公式

  (2)扫频信号部分DDS 由于FPGA片内资源丰富,为保证足够的扫频精度,取参考时钟频率fclk为40 MHz。通过控制频率控制字K的变化范围,完全可以满足DAC0800的速度要求。

  3.2 相位测量相关计算

  由FPGA利用等精度法测得被测信号和基准时钟的频率分别为f0、fCP,对被测信号鉴相后,由得到的相位差脉冲宽度T控制计数器计数,其计数值设为M,则被测信号的相位差为:

公式

  (1)相位测量误差计算 若让计数器在1 s内累计记数,则累计数:M1=Mf0,式(5)改为

公式

  其测量误差△φ为:

公式

  (2)相位测量分辨率计算 数字移相信号发生器频率范围为20 Hz~20 kHz,相位差测量范围为0~359°,因此计数器时钟频率fclk至少为72 MHz,取fCP=100 MHz,由于计数器分辨率为±1,对应最小相位分辨率(f0=20 kHz时):

公式


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

单片机? FPGA? 频率特性? 测试仪?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈