EDN China > 其它文章 > 测试与测量 > 半导体芯片测试 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) SuperV芯片的版图优化 参评号:L

王东辉?? 中国科学院声学研究所?? 2005年06月05日 ?? 收藏0

  摘要
  深亚微米集成电路设计中,时序、面积、IR Drop和Crosstalk等都是设计者要不断面对的挑战。本文介绍了百万门级SuperV处理器版图设计中,如何利用Astro对芯片的时序、面积、IR Drop和Crosstalk等进行优化,并成功实现266MHz时钟频率、5mmx5mm版图面积和低于1W的平均功耗。
  关键词:Area, Timing, IR Drop, Crosstalk, SuperV
  随着集成电路设计技术和制造工艺的不断发展,以及市场需求的不断增加,人们对芯片的功能、性能、功耗、价格等的要求越来越高,对芯片设计周期的要求越来越短。然而面对越来越先进的制造工艺,如0.18祄,0.13祄,90nm,65nm,设计人员面对的是越来越艰巨的挑战——上市时间的急切要求,面积优化,时序收敛,功耗,IR Drop,串扰,信号完整性,天线效应,ESD……如何在规定的时间里完成复杂的版图设计已经成为越来越多的设计人员经常要面对的问题。中国有一句古语:“公欲善其事,必先利其器。”工具的选择对于成功来说非常重要。好的开始是成功的一半。选对了工具,就相当于成功了一半。那么成功的另

一半呢?就是好的方法,也就是充分利用工具。这也是我们在设计中的一点体会。
  芯片背景介绍
  中国科学院声学研究所在1999年联合清华大学和中国传媒大学(原北京广播学院)共同承担了国家973基础研究项目“面向功能可重组结构DSP&CPU芯片及其软件的基础研究”。该项目以中科院声学所为主,重点对DSP和CPU的系统结构进行研究,并将两者无缝融合在一起,实现DSP与CPU的统一。在系统结构设计中,我们采用了RISC、VLIW和SIMD技术,将DSP和CPU有机地结合在一起,并将推断推测技术应用于SuperV架构设计。同时还在系统结构中采用了柔性可重构运算部件,在不增加硬件复杂度的前提下将多个32位乘法器重组成若干个16位乘法器或者8位乘法器。我们还采用了短向量技术,克服了传统向量处理器的固有缺陷。
  设计要求
  根据项目的设计要求,SuperV芯片的工作频率应不低于250MHz,采用SMIC 0.18祄 CMOS工艺,芯片尺寸(包括PAD)不超过5mm x 5mm,功耗不超过3W,版图设计和验证的周期不超过4周。为此,我们选择了Synopsys的流程,前端网表综合使用Design Compiler,后端布局布线使用Astro,时序验证使用PrimeTime,形式验证使用Formality,最后使用Star-RCXT进行参数提取并用Hercules进行版图的DRC检查。整个流程如图1所示。

芯片设计流程
  图1? 芯片设计流程


  面积的优化
  芯片的面积与成本是紧密相连的。随着芯片的面积增大,其制造成本不断增加,与此同时,芯片的成品率却在急剧下降。有经验表明,芯片的成本与芯片面积的4次方成正比[Rabaey01]。不仅如此,芯片面积的增大将给时钟树的设计、电源网络设计、功耗控制等都带来困难。因此在版图设计中应尽可能减小芯片的面积。
  当SuperV的网表综合完成并经过验证后,开始在Astro(2003.09-SP2)中进行布局布线工作。根据网表导入的结果,整个芯片的门数超过了100万门,其中标准单元折算之后约为56万门,宏单元(主要是片内存储器)约为60万门,另外还要考虑为锁相环留出足够的空间。
  首先对芯片进行了初步的布局布线,以便调整整个芯片的布局和IO PAD的摆放。考虑到芯片的IO管脚数量较多,我们采用Stagger方式来排列IO PAD。这样,芯片变成了core limited,芯片核心部分的面积将决定最后整个芯片的面积。
  在布局规划阶段,由于芯片功耗相对较大(平均功耗约1W),为了使芯片内部单元上的电压降(IR Drop)控制在合理的范围内,保证芯片正常工作,需要较多的电源PAD和较宽的电源环[时昕03]。由于受IO管脚数量的限制,在芯片周围使用了17对电源PAD对整个芯片供电,这样电源环(包括电源和地)的宽度将至少为70祄才能保证不出现严重的电迁移(EM)。如果考虑峰值功耗、IR Drop和电源分布的不均匀等因素,电源环的宽度至少应该在200祄左右。去掉PAD和电源环所占用的空间,真正留给芯片核心的面积将只有约3.8mm x 3.8mm。按照这个面积对芯片的核心进行布局,芯片的利用率已经接近78%,这样对后期的布线将是非常严峻的考验,因为还要做时钟树综合和high-fanout-net综合。为此,考虑将电源环改为双层结构,也就是利用两层不同的金属并行做电源环。这样既可以减少电源环所占的芯片面积,又能够保证IR Drop和EM不出现问题。改进后,芯片中留给core的面积增加到约4mm x 4mm,比原来增加了约11%。这样,cor

上一页12345下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

SuperV? 芯片? 版图?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈