EDN China > 设计实例 > EDA工具与服务 > 仿真与验证 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) ModelSim+Synplify+Quartus的Altera FPGA的仿真与验证(2)

chenhongyi?? 2009年08月14日 ?? 收藏0

  3、自动布局布线(APR)

  步骤一:开启QuartusII,然后建立一个Project。
※先点选File,再点选NewProjectWizard…。
※设定WorkDirectory,ProjectName与Top-LevelEntityName,再按Next。

自动布局布线

  步骤二:加入设计文件。
※点选Add…,将Synplify合成出来的xxx.vqm加入,再按Next。

加入设计文件

  步骤三:设定相关的EDATools。
※在ToolType点选Simulation,ToolName点选ModelSim。

在Tool Type点选Simulation

※点选Settings,将TimeScale设定为1ns。

将TimeScale设定为1ns

  步骤四:设定Family。
※设定Family为Stratix,再按Next。

设定Family为Stratix

  步骤五:设定Device。
※设定Device为EP1S10F780C6,再按Finish,即可完成Project的设定。

设定Device 为EP1S10F780C6

  步骤六:编译。
※点选Processing→StartCompilation,即可开始编译。

开始编译

  步骤七:完成编译。
※弹出下面窗口即代表编译完毕。

完成编译

  以上就是使用QuartusII对电路Netlist做APR的基本流程,并且利用设定仿真工具所产生的xxx.vo(VerilogOutputFile)与xxx.sdo(StandardDelayOutputFile)做后仿真。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

ModelSim? Synplify? Quartus? Altera?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈