EDN China > 其它文章 > 模拟设计 > 运放与功放 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

将电压基准输出噪声降低一半的电路

Alfredo H Saab;Steve Logan?? Maxim公司?? 2005年05月04日 ?? 收藏0
将一个IC电压基准产生的低频(1/f)噪声降低一半可能是很困难的。从理论上说,在基准的输出端加接一个低通滤波器就可减小噪声。事实上,一个抑制10 Hz以下噪声的低通RC滤波器需要很大的串联电阻值和并联电容值。令人遗憾的是,一只大阻值串联电阻器会产生阻值误差和热噪声,而一只并联电容器的泄漏电阻会形成一条难以预测的、不稳定的分流通道。这两个元件会共同形成一个产生噪声并与温度有关的分压器,直接影响基准源的精度和长期稳定性。此外PC电路板表面的污物还会增加另一条可能的漏电路径和差错来源。
  你可以将多个电压基准串联堆叠起来,以减小它们的 1/f 噪声。这些基准源的直流输出呈线性相加,而它们的不相关的内部噪声源则呈几何相加。举例来说,考虑一个四基准堆叠,每个基准由一个直流电压基准 VREF与一个随机噪声发生器 VNOISE串联组成。四个基准相加可产生下列输出:V