EDN China > 设计实例 > 工业电子 > 网络与总线 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

多核SoC改变互连要求

作者:飞思卡尔半导体公司 Greg Shippen?? 2009年04月03日 ?? 收藏0

  不幸的是,对以太网而言,QoS已证实是一个更大的挑战。这是因为只有一个有限的链路级PAUSE-帧协议可被采用,而缺乏广获采纳的流量控制机制所致。在链路级之外,有少量这一问题的解决方案获得牵引力,其中包括在Layer 2采用VLAN 优先级标签(802.1Q),或在Layer 2 和Layer 3之间采用MPLS 报头。

  另一个问题的出现是因为大部分在以太网上分层的方案往往都是采用软件来实现的。由于硬件支持较少,可获得的QoS参数受通信流通过软件堆栈时产生的延时和延时抖动所限制。

  1999年定义的RapidIO互连规范代表了一种更先进的系统互连方案。在该规范的开发过程中,QoS曾是一个重要考虑事项,包含了好几种流量控制机制,比如重试(retry)和基于信用(credit-based)的链路级流量控制、端到端XON/XOFF和流量控制协议。

  在嵌入式系统中广获采用的另一种互连技术是PCI Express (PCIe)。PCIe最初瞄准PC和服务器市场,支持配置、事件消息发送和读写处理。这种技术在系统级的QoS支持很有限。在per-VC basis上有稳健的基于信用的链路级流量控制,足以实现点到点通信。

  在实际应用中,以太网可以实现稳健的流量差异化,但缺乏稳健的QoS特性。大多数PCIe实现方案都没有流量差异化能力。PCIe的流量控制有限,似乎是面向未来多核器件准备最不足的器件。三者中RapidIO潜力最大,因为它支持三个具有优先级的通信流上的数百万个差异化流量,并支持稳健的QoS特性。

  幸运的是,许多新兴的多核SoC都支持多个外部互连协议。例如,飞思卡尔的8核QorIQ P4080就可以配置为支持这里提到的所有协议。
当系统只包含一个计算系统时

  图1:当系统只包含一个计算系统时,系统级的通信流数目很有限。在多核SoC中,由于每个内核分别处理各自的通信流,有可能实现每芯片多个通信流。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

芯片? 电路板?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈