EDN China > 设计实例 > 微处理器与DSP > 正文
?

基站调制解调器:选择多核基带处理器迫在眉睫

德州仪器技术官 Alan Gatherer?? 2008年12月01日 ?? 收藏0

  TI的设计采用全系统同步排列CPU的帧、时隙(slot)与符号边界。这种通信采用由一项任务产生、发送到另一个 任务的数据块来实现,一般由L2存储器之间的DMA执行。(每个CPU都具有其自己的L2存储器,因为共享存储器需要在速度等方面做出权衡折中。)

  由于TI DSP可用于众多功能,因此TCI6488 SoC具有高度的对称性。例如,所有CPU都可以访问接收机加速协处理器(RAC)。这种设计允许在所有CPU上运行相同的功能并且允许所有CPU访问所有协处理器和外设资源。不过,TI建议系统设计人员让一个CPU与RAC交互,以简化器件的操作。

  通过实现CPU的资源负载平衡,根据每项任务所采用的代码,一个CPU可能会先于其他CPU达到最高容量。解决方案是进行重新分组,但这需要软件架构改头换面——这是在完成CPU测试时设计人员更愿意避免的情况。TI相信,软件无线电方法与工具的进步会让软件分配变得更为轻松。

  TI采用代码周期估算、电子表格以及事务处理级模型来开发用于WCDMA TCI6488 SoC的建议软件分组。TI相信,这种分组可以提供近乎完美的解决方案,同时仍然保留以下简单性:用一个CPU控制RAC、一个CPU控制TCP和 VCP,以及用一个CPU执行Tx芯片频率加速和与天线阵列接口的输出通信。

  对于其他标准(如不采用RAC而是基于OFDM的标准),更易于开发对称软件架构。不过,即使在这些情况下仍然更便于分配此问题,这可以让一个CPU执行FFT/IFFT和部分调制/解调任务,而将相关结果发送至另一个CPU以便进行符号率处理。若用于天线数据,这种方法可以简化天线接口或串行RapidIO与负责前端处理的CPU之间的通信。另外,其还可以简化后端符号率处理及其与以太网或串行RapidIO的通信。

  事实上,可共同为所有用户执行OFDMA调制,此项任务无法被完全分配到不同的CPU。因此,TI任务软件架构的简单性以及众多调制解调器算法的特性决定了系统设计人员应当以不对称的方式将任务分配到CPU。

  实现多个SoC的资源平衡

  另一个问题是每个SoC是否应当具有不同的任务,例如,一个SoC只执行符号率解码,而另一个执行码执行芯片级调制。其缺点是所有片上协处理器都得不到有效利用。

  例如,只执行符号率处理的TCI6488器件就需要更强大、高功率并且占用大量空间的Turbo与Viterbi解码器。但是此类解码器对于只执行码片级关联的另一个SoC毫无用处,因此需要功率高得多的接收加速器。所以,除非为每个主板功能提供不同的SoC,否则协处理器就必须考虑到每项功能的最差情况。为每一类功能都开发不同的SoC是一种成本浪费。

  将SoC专用于某一类特定功能也不利于实现可扩展的系统。显然,如果我们希望提高主板的通道密度并让每个SoC执行一整套相同的功能,则只需在主板中增加更多SoC。TCI6488旨在以最少的附加硬件达到上述目的。天线接口和串行 RapidIO都可采用菊花链连接方式,而以太网和RapidIO则可连接到交换机。

  但是,如果不同SoC提供不同的功能,实现系统的可扩展性就需要将用户数量提高一倍。如果所需用户数量提高15%,则让执行符号率的SoC功能提高15%的方式是再增加一个SoC,而其利用率只有15%。其他SoC的情况同样如此,因此会造成扩展后解决方案效率极低。

  对于采用多核、协处理器加速SoC的系统设计,具有最高板级可扩展性、实现最简单、最易于测试的软件的系统架构需要SoC中的每个CPU都执行一组唯一的任务,但是系统中的每个SoC都执行与其它SoC相同的一组任务。TI针对WCDMA/HSPA网络中这种情况而推出了TCI6488,其强调以相同方式有效支持其它调制解调器标准的灵活性。

  结果是多核处理器总算及时到来,而此时无线运营商及其基础局端供应商在奋力满足HSPA+、LTE以及移动WiMAX等3G与4G技术的苛刻的新需求。通过巧妙平衡功耗与性能,多核处理器为系统设计人员满足今后10年的移动网络需求带来了亟需的工具。


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

基站? 调制解调器? 多核?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈