EDN China > 设计实例 > 可编程器件 > FPGA > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 用FPGA实现的RC6算法的研究

北京电子科技学院 武玉华 李莉 高献伟 颜士丁?? 2008年11月03日 ?? 收藏0

  2.2 RC6协处理器的顶层原理图

  如图2所示,基于FPGA的RC6算法协处理器分3个模块:顶层模块、RC6加解密函数模块和ROM模块。共有260个I/0口,包括131输入端口和129个输出端口。

RC6协处理器的顶层原理图

点击看原图

  2.3 各模块的功能及实现

  2.3.1 ROM模块

  图3为QuartusII自动生成的ROM模块。ROM取址需要由加解密模块提供地址输入,然后输出子密钥。输入地址为address[4..0],输出为q[63..0]两个子密钥一起输出到主程序中进行。

QuartusII自动生成的ROM模块

点击看原图

  ROM模块在输入地址和得到子密钥数据之间,有一定的延时,从地址“00”输入,开始读取到输出子密钥总时间约一个时钟周期左右。所以在主函数调用ROM时,需提前1~2个时钟输入地址。

程序

点击看原图

  由以上5个函数和加解密控制信号,可以实现此算法的一次计算。主函数将需要进行计算的128位数据da—tain、2个子密钥keyl和key2,以及加解密控制信号输入到rfunct函数里;函数rfunct将其分配到a、b、c、d四个寄存器,计算b=(b+b+1)×b和d=(d+d+1)×d;然后调用左移函数计算templ=b<<<5和temp2=d<<<5,调用afunct和cfunct计算a和c,再重组a、b、c、d为dataout,结束运算后输出dataout。

  2.3.3 加解密控制模块

  如图4所示,RC6加解密端口定义为:

加解密控制模块

  输入端口

  •   reset:复位信号,高电平有效。
  •   clk:工作时钟。
  •   zset:加解密选择信号,高电平为加密操作,反之则为解密操作。
  •   keyin[63..O]:从ROM输入的子密钥输入。
  •   datain[127..O]:待加解密数据的输入端。

  输出端口

  •   flag:加解密结束信号,高电平有效。
  •   keyad出[4..O]:向ROM输入5位的地址信号。
  •   dataout[127..O]:RC6加解密模块输出的128位加解密后的数据。

  模块功能

  从ROM模块中,接收包含2个子密钥的数据keyin,并在前32位和后32位分别为一个32位子密钥,根据zset信号对密钥和数据进行加解密操作。

  在主程序中利用一个状态机来实现加解密运算:第1个状态进行数据的初步处理,将128位数据分成4个32位数据保存在a、b、c、d这4个寄存器中;第2个状态进行数据的初步运算,将结果保存在128位寄存器data中;第3个状态和第4个状态控制循环运算与ROM进行20次交互,一边接收ROM子密钥数据,一边对data进行运算,最后一个状态,接收最后2个密钥,进行最后的加解密运算,得到新的a、b、c、d,重新组合成加/解密后的数据,将其输出。

  2.3.4 加解密顶层模块

  RC6加解密算法的顶层模块包括了加解密控制模块和ROM模块。输入/输出信号描述如下:

  输入信号

  •   reset:复位信号,高电平有效。
  •   clk:工作时钟。
  •   zset:加解密选择信号,高电平加密操作,反之则为解密操作。
  •   datain[l27..0]:待加/解密数据的输入端。

  输出信号

  •   flag:加解密结束信号,高电平有效。
  •   dataout[l27..0]:128位加解密后得到的数据。

  此加解密模块需要260个I/0端口,如果加入串口通信,可将128位的输入信号和输出信号分别利用l位的输入端口和1位的输出端口来实现数据传输,非常方便。

  2.4 仿真结果分析

  图5为RC6加解密算法的功能仿真图,输入和输出是128位。当输入明文为128位全零数据时,得到的加密结果是36A5C38F78F781564EDF29C11EA44898,解密结果是全零。另外,还测试了其他的一些数据,根据官方公布的标准,此加解密模块功能正确。

  在进行仿真时,RC6加解密模块工作时钟周期为100ns,频率为10 MHz。从reset低电平开始后的第一个时钟上升沿(0.45μs),至加解密运算结束并输出结束信号flag(上升沿,8.958 376μs),总共耗时约为8.5μs。

RC6加解密算法功能仿真图

点击看原图

图5? RC6加解密算法功能仿真图

  结 语

  本文基于FPGA技术,实现了RC6算法。整个设计包括加解密函数模块、加解密控制模块、ROM模块、UART模块、输入/输出控制模块等,通过软件的仿真,并将程序下载到FPGA芯片进行硬件调试,验证了设计的正确性和有效性。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

RC6? FPGA? 协处理器? 加解密?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈