EDN China > 其它文章 > 可编程器件 > PLD > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

HardCopy成为Altera公司在PLD市场中又一个低成本利器

吴瑞生?? EDN China主编?? 2004年12月04日 ?? 收藏0
针对当前工业界所面临的缩短产品研发周期和加快产品面市时间的严峻挑战,Altera公司推出了PLD与结构化ASIC相结合的完整解决方案,成功开发了一系列能满足上述要求的创新产品。
  据统计,在各类半导体产品中,PLD始终保持着较高增长率(1995~2000年,达到19%,预计2003~2008年可达到20%)。但传统产品开发周期较长,往往需要两年左右,在这样长的开发周期中会出现一些新功能和比较廉价产品,从而加剧了竞争,降低了产品利润率,因此需要有创新的技术和产品取而代之。
  在现场可编程门阵列产品基础上结合ASIC,这样在消费电子产品的开发中,只需半年时间就可有性能更好的新产品面世。这就是说,利用一个基本原型,在其上用可编程技术做一些修改,就能让一些产品在非常短的时间里推出。Altera公司低成本的Cyclone产品就明显体现了这种创新。该公司副总裁Robert Blake介绍说,公司目前采取两方面策略:一方面采用0.13μm到90nm甚至60nm工艺开发高性能多功能产品;另一方面利用相同工艺研发低成本产品(单位功能价格每年平均可下降25%~35%)。他说:“芯片尺寸越大,成本就越高,这对任何技术都是一样的。我们采取一分为二的方案,在成本与芯片尺寸的关系曲线比较平缓的一段,开发低成本、高容量的Cyclone产品;而在曲线明显上扬的一段,开发高密度、高性能的高端产品,即利用HardCopy技术,采用Stratix原型,做成结构化ASIC(把可编程部分拿掉,换成ASIC)。实际上,如果裸芯尺寸减小70%,成本就可降低90%。”
  Blake指出,今天的门阵列和单元基IC设计已开始下降,而结构化ASIC市场正在兴起。结构化ASIC层加上预制的共用层可以缩短产品开发周期,降低开发成本。Altera的HardCopy结构化ASIC方案与传统的结构化ASIC相比,一是重复设计成本低;二是ASIC层面上的性能高、功耗低;三是开发周期短。Blake认为,Altera的解决方案是结合了高功能和高密度的FPGA,做出来的可编程FPGA能让客户迅速实现设计要求。由于采用相同工艺,所以不发生其他变化,可实现无缝迁移,确保一次成功。而且客户现有设计流程可融入Altera的设计软件中,确保了客户成功。Altera第一代HardCopy APEX可达到625K门,采用0.18μm工艺和APEX? FPGA原型;第二代HardCopy Stratix可达到1M门,采用0.13μm工艺和Stratix FPGA原型;第三代HardCopy Ⅱ可达到2.2M门,采用90nm工艺和Stratix Ⅱ FPGA原型。Blake强调说,Altera的战略是通过低成本的Cyclone FPGA和高功能高密度的Stratix FPGA,再加上结构化ASIC来解决客户面临的问题,实现范围广泛的应用。
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

PLD? 低成本? HardCopy?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈