EDN China > 其它文章 > 微处理器与DSP > 正文
?

下拉电阻的作用

作者:wangxing: EDN China?? 2008年08月21日 ?? 收藏0

  EDN博客精华文章??作者:wangxing

  下拉电阻的作用:所见不多,常见的是接到一个器件的输入端,多作为抗干扰使用。这是由于一般的IC的输入端悬空时易受干扰或器件扫描时有间隙泄漏电压而影响电路的性能。后者,我们在某批设备中曾碰到过。??

  上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例如在5V电压下,加1K上拉电阻,将会给端口低电平状态增加5mA的吸入电流。在端口能承受的条件下,上拉电阻小一点为好。??

  提高负载能力、提高直流工作电平??

  无信号是给电路提供确定的电平。??

  上拉 一端接vcc,一端接在引脚上??

  下拉:一端接gnd,一端接在引脚上??

  对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外,普通的口,加上拉电阻可以提高抗干扰能力,但是会增加负载。??

  电源:+5V??

  普通的直立LED,??

  共八个,负极分别接到一个大片子的管脚上,??

  用多大的上拉电阻合适? 谢谢指教!??

  一般LED的电流有几个mA就够了,最大不超过20mA,根据这个你就应该可以算出上拉电阻值来了。??

  保献起见,还是让他拉吧,(5-0.7)/10mA=400ohm,差不多吧,不放心就用2k的??

  奇怪,新出了管压0.7V的LED了吗?据我所知好象该是1.5V左右。我看几百欧到1K都没太大问题,一般的片子不会衰到10mA都抗不住吧???

  上拉电阻的作用:6N137的的输出三极管C极,如果没有上拉电阻,则该引脚上的电平不会发生随B极电平的高低变化。原因是它没有接到任何电源上。如果接上了上拉电阻,则B极电平为高时,C极对地导通(相当于开关接通),C极的电压就变低;如B极电压为低,则C极对地关断,C极的电压就升到高电平。为就是上面说的“将通断转换成高低电平”。你说的51与此图有一定的不同,参照着去理解吧。另外,一般地,C极低电平时器件从外部吸入电流的能力和高电平时向外部灌出电流的能力是不一样的。器件输出端常有Isink和Isource两个参数,且前者往往大于后者。??

  芯片的上拉/下拉电阻的作用??

  最常见的用途是,假如有一个三态的门带下一级门.如果直接把三态的输出接在下一级的输入上,当三态的门为高阻态时,下一级的输入就如同漂空一样.可能引起逻辑的错误,对MOS电路也许是有破坏性的.所以用电阻将下一级的输入拉高或拉低,既不影响逻辑又保正输入不会漂空.??

  改变电平的电位,常用在TTL-CMOS匹配; 在引脚悬空时有确定的状态; 为OC门的输出提供电流; 作为端接电阻; 在试验板上等于多了一个测试点,特别对板上表贴芯片多的更好,免得割线; 嵌位;??

  上、下拉电阻的作用很多,比如抬高信号峰峰值,增强信号传输能力, 防止信号远距离传输时的线上反射,调节信号电平级别等等!当然还有其他的作用了具体的应用方法要看在什么场合,什么目的,至于参数更不能一概而定,要看电路其他参数而定,比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值,就要参考该引脚的内阻来定电阻值的!另外,没有说输入加下拉,输出加上拉的,有时候没了某个目的也可能同时既有上拉又有下拉电阻的!??

  加接地电阻--下拉??

  加接电源电阻--上拉??

  P0为什么要上拉电阻原因有:??

  1. P0口片内无上拉电阻??

  2. P0为I/O口工作状态时,上方FET被关断,从而输出脚浮空,因此P0用于输出线时为开漏输出。??

  3. 由于片内无上拉电阻,上方FET又被关断,P0输出1时无法拉升端口电平。??

  P0是双向口,其它P1,P2,P3是准双向口。??

  不错准双向口是因为在读外部数据时要先“准备”一下,为什么要准备一下呢???

  单片机在读准双向口的端口时,现应给端口锁存器赋1,目的是使FET关断,不至于因片内FET导通使端口钳制在低电平。??

  上下拉一般选10k!?


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

下拉电阻? 抗干扰? 总线?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈