EDN China > 其它文章 > EDA工具与服务 > 正文
?

高速串行I/O集成:SoC设计者前方无坦途

Ron Wilson?? EDN执行编辑?? 2008年06月30日 ?? 收藏1

  本文探讨了许多人认为不熟悉、特别专用的混合信号 IP 块集成到本已具有挑战性的芯片设计方面, SoC 团队面临的问题。

  要 点
  单片系统 (SoC) 正在日益使用高速串行I/O用于芯片间的互连。

  多数 SoC 团队都使用第三方知识产权 (IP) 来实现接口。

  高速串行接口的选择和集成都具有挑战性。

  成功取决于IP设计的灵活性和耐用性。

  高速串行I/O将存在下去,并很可能普及开来。

  高速串行数据传输起源于海量存储和通信领域。但是,高速串行 I/O 日益成为对 SoC 收发大量数据的首选方法。系统设计者把高速串行 I/O 看作是曾经在处理器芯片和 SoC 上很常见的宽并行总线的替代品。

  德州仪器公司 (TI) 无线基带基础设施经理 Ramesh Kumar 说:“在我们所处的 DSP 领域,高速串行接口最初是用于芯片间的互连,然后演变用于背板中。在基站中,有许多数据在四处移动。我们曾看见总线发展到 64 比特宽,然后到 100MHz,这种增长仍不足以跟上数据流需求。因此在几代以前,我们提供了高速串行I/O引脚作为替代品,与宽总线一起使用。最初,客户看到串行链路就避开,这是因为困难是明摆着的。但目前情况完全变了。”
这一演变已在 SoC 行业发生了,快速数据流从宽总线转移到了 RapidI/O、千兆位以太网 (GbE)、高清多媒体接口 (HDMI) 或其它一些串行标准。这一变化有可能极大简化电路板布局,大大减少数据传输在系统内消耗的能量,并避免信号完整性方面的噩梦。但对于芯片和电路板设计者而言,它本身的挑战是不可避免的。

  内幕揭秘

  SoC 团队通常的高速串行链路实现方法是获得第三方IP的授权,并把它集成起来。即使是TI的资源丰富的基带芯片团队,也从公司内其它团队引入串行I/O IP。那些不具备高速串行专业知识的设计团队,必须从外部获得第三方IP授权,因此了解 PCIe(高速外围元件互连) 或GbE I/O块等技术元件的内容就很关键。

  对于快速串行I/O块,要注意的第一件事就是,它并非一种无关紧要的芯片。对于PCIe之类的技术,仅仅是PHY接口就可能大而复杂,并且功耗可能很大(图1)。PHY层一般包含本地振荡器、锁相环及其它CDR (时钟数据恢复) 电路;手工制作的时钟和配电网络;串并转换逻辑。该时钟的模拟部分工作于数据链路的完全时钟频率可能是1GHz~10GHz。除了 PHY层以外,一般还会有大部分或完全数字的协议控制块、大部分为模拟的I/O收发块,并经常存在第四个配套电路块,提供一些监督功能,比如功率和时钟门控、数字配置逻辑、微处理器接口等等。其中的两个数字块可以合成,但两个混合信号块不行。

图1诸如PCIExpressPHY之类的串行接口块可能会造成相当复杂的情况

  SERDES(串行解串器)及其相关模拟电路一般是硬 IP。eSilicon 公司设计技术副总裁 Prasad Subramaniam 表示:“在某些方面,这个情况使高速 I/O 的集成更简单。可以对屏蔽、隔离和信号完整性采取相当标准的做法,否则就把模拟块作为黑箱。”不论 I/O 收发器单元是嵌在 SERDES 中还是单独的,都必须小心对待。它们可能很复杂,并且不同于标准库 I/O 单元,但它们也是硬 IP。

  接口的其余部分包括协议控制器和多数配套电路,一般是可合成 RTL。因此,完整的包将包含数个可合成元件,以及一个或多个硬的、特定工艺的块。

  选择厂商

  与其它任何高性能混合信号 IP 一样,高速串行接口块需要仔细挑选,在选择厂商时也许应比挑选 IP 本身更小心。设计经理和 IP 厂商都表示,高速 I/O 块集成方面的困难和成功率在很大程度上都取决于 IP 厂商。Synopsys 公司产品营销总监 Navraj Nandra 表示:“在谈论像 5 GHz PCIe -2 接口这样的产品时,……IP 运行非常快,接收器工作时的裕量很小。IP 厂商还有其它很多问题必须处理。他们必须深入了解信号完整性问题,具备相关接口的链路终结方面的详细知识。并且这些高速链路必须是自我诊断式的:IP 必须包含足够的‘面向测试的设计’措施。”

  Nandra 告诫说,即便核对技巧很多,厂商的选择和 IP 的评估也不可能是容易的工作。他把自己对评估流程的见解分为三部分:对于符合行业标准的 I/O,他建议,对期望的工艺制造的测试芯片,应做独立的达标测试。Nandra 强调了以下事情的重要性:不应从工作于不同工艺节点的测试芯片推断任何结论,即便是在达到更进取的几何结构时,对来自相同节点和加工厂的不同工艺变种也不应如此。SERDES 是一种精细的射频设计,其中的端口连接很容易中断。

  其次,Nandra 建议获取各自工艺中的测试芯片,它包含接口 IP 和可编程噪声发生器。他解释说:“人们希望获得一份特性描述报告,它描述了 IP 在有数字噪声情况下的耐用性。”


上一页1234下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

德州仪器? 高速串行?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈