EDN China > 其它文章 > 微处理器与DSP > 多媒体处理器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

多线程、多处理器IP核提供卓越性能

EDN China?? 2008年06月04日 ?? 收藏0

  MIPS科技公司推出嵌入式多线程和多处理器可授权IP核MIPS32 1004K一致处理系统。新的多核产品可为多处理器系统配置多达4个单线程或多线程处理器,加上先进的一致性系统来提供最佳性能效率和可配置性。

  1004K内核可最多集成4个内核,共9级流水线。每个内核中有VPE0和VPE1(可选)两个处理线程,用于后台高速缓存探测的重复数据标记可解决一致性问题,用户还可以对FPU、TLB、高速缓存、中间暂存器RAM和用户自定义指令等许多选项进行配置。多核一致管理器(CM)是用于系统一致性的基础块,可配置1个~4个单或多线程内核。一致管理器是采用MESI协议的硬件管理,其功能包括:高速缓存到高速缓存的传输,支持来自其它内核L1高速缓存的快速数据传输;推测性读取,最大限度降低主存储器访问延迟;全面管理处理器高速缓存的指令;内核和CM的1:1时钟比率;针对可选L2控制器的256位接口,支持时钟分频。

1004K内核提供了一致管理器I/O一致单元和全局中断控制


  I/O一致单元可为执行DMA传输的I/O外设提供可选的硬件支持,扩展CM具有分频时钟速率的L2接口,其主要功能是通过将I/O子系统连接到一致管理器实现硬件一致性,将OCP 2.2非一致请求转换成OPC 3.0一致/非一致请求;通过突发和非对齐的访问分解为按cache块/字处理,最大限度地降低对一致结构的影响;请求可标记为探测L1+L2或仅L2,或两个都不是,I/O停顿可为1004K内核的CM提供I/O处理优先权。

  全局中断控制器(GIC)可连接一致管理器或其它地方,支持的中断功能包括:系统级和处理器间中断,特定内核或VPE的中断路由,系统中断数可配置(多达256级)。CPU可通过可重新定位存储器映射地址范围来访问GIC。

  MIPS科技公司处理器业务部营销副总裁Jack Browne认为,多线程技术可以优化每个CPU的流水线利用率,以实现最低的额外芯片成本,可减少多处理器系统对更多CPU的需求。多线程和多处理器是互补的技术,可凭借具有成本效益的存储系统改善处理器的性能效率,而且运行与SMP操作系统的相同的编程模型。由于现在处理器内核的速度很快,存储器的速度要慢很多,CPU经常会把很多时间浪费在存储器等待上。利用多线程技术,CPU就可以在等待的同时转换到其他硬件线程,提供更多的吞吐量以增加系统性能,也可以减少对另一个DSP或ASIC的需求,从而降低系统成本。与传统多核方案相比,多线程可扩展一致SMP性能,克服CPU和主存储器间固有的吞吐量瓶颈,设防最高处理性能。多线程系统可采用和多核系统同样的操作系统、同样的编程模型,而成本的增加几乎可以忽略。1004K内核解决了I/O外设的硬件、优化软件的一致性要求,其可配置性和可扩展性可满足性价比要求。此外,1004K内核可为广泛采用的MIPS3224K和34K内核系列提供高度可扩展的性能迁移途径。因为1004K内核与MIPS32兼容,设计人员可利用现有软件的广泛基础。1004K内核系列的两个最初型号将在本季度提供:采用基于整数核的MIPS32 1004Kc和采用整数核及浮点单元的MIPS32 1004Kf。


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

处理器? MIPS?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈