EDN China > 其它文章 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

系统级芯片工艺:难于选择

Ron Wilson?? EDN执行主编?? 2008年03月31日 ?? 收藏0

  成本复杂性

  单位成本取决于晶片尺寸。“一般来说,如果对用户将要使用的库有充分了解,我们非常擅长估算晶片尺寸,”TSMC (Taiwan Semiconductor Manufacturing Co)新客户部的客户经理Paul Rousseau向我们介绍。估算不只是找出标准单元数,因为I/O、电源分配、电源分配的解耦电容以及模拟电路的无源元件,都是影响最终答案的主要因素。但晶圆代工企业或有经验的设计合作伙伴,经常会根据有类似特性的全面设计进行估算。经验对估算非常重要。“一种工艺我们只有经过内部使用后,才向用户推出,”Fujitsu的高级客户经理Jonathan Stanley说。“所以我们经常对类似模块有成功的经验,也拥有内部估算工具来估算晶片面积。”晶片尺寸并不一定是影响成本的唯一因素:还有产量、测试成本及封装等问题要考虑。任何一项都可能超过晶片成本。

  另一个重要的单位成本考虑是减少设计或完全重新设计,以在产品的生命周期内降低硅成本。“有些人根据简单的后期晶片缩减方式进行计划,” TSMC业务拓展副总裁Brad Paulsen说。“他们经常采用中途直接缩减方式得到更小的晶片,而不是对更先进的工艺节点进行完全重新设计。”

  单位成本不是多数设计团队唯一的成本考虑,尽管对消费品市场产品的确如此,如DS2的产品。“当人们说支付不起65 nm工艺设计时,就说明必须考虑单位成本。” TSMC的Paulsen说。

  “如果希望有较大的批量,则关键在于能否承受不采用65 nm工艺。” TSMC的Rousseau 补充道。

  如果所需的单位产量不高,则还要考虑其它因素。Paulsen 指出了几项:NRE、IP许可授权及版税成本、人员成本以及外包合同成本。这些因素会导致利益权衡。“可以采用90 nm节点的较小晶片,然后支付100万美元的模具制造成本,”AMI Semiconductor的Klosterboer说。“也可以接受350 nm节点的较大晶片尺寸,而支付3万美元的模具制造费用。批量非常重要。”而且,设计团队必须决定是采用许可IP,与某些人合作来设计关键模块,还是在内部进行这些工作。这里,能力与风险问题是成本等式的一部分。“通常,我们会看到试图自己完成所有设计的新生公司,”Paulsen 说。“有些时候,我们要告诉他们,这是行不通的。”

  还有个问题,即虽然设计团队想做,但他们又缺乏能力做到。毫无疑问,先进的工艺对设计师的要求也更为苛刻(图2)。更多的设计步骤、更多昂贵的工具许可授权及内部迭代或芯片重制的更大风险都增加了潜在的成本。即使是大型企业,当在转交设计方案之前耗尽预算时,也会中止某些设计。所以,设计合作伙伴与晶圆代工企业都要确保设计经理了解他们所进行的工作。“我们培训团队进行65 nm设计,”TSMC的Paulsen说。“我们也推荐一些设计合作伙伴,如eSilicon,并且会陪他们一起完成设计方案的过程。”

  “我们就曾见过设计经理到了此时,还改变了工艺选择的情况。”Rousseau 补充说。

  IP 困惑

  IP 问题是工艺选择中第二项的主要决策。设计团队必须确定所需的第三方IP ,以及该IP 可用在什么工艺。“了解了设计的IP 需求后,就已经很好地做出了工艺选择。”Fujitsu的Stanley表示。有良好的原因支持这一强有力的说法。

  “我相信不会有未经硅验证的IP,”AMI Semiconductor的Klosterboer说。“如果它不在所要使用的工艺类型中应用,那就只是一个数据表而已。如果IP 都未曾经过往复运行,需要金属加工的机会就会大于50%。”

  毫不意外,IP 厂商却不这么看。“的确,在各种工艺节点、电压与库的条件下,每种IP 核心有其自身特点,”MIPS的方案架构副总裁Gideon Intrater说。但可合成数字IP(如处理器核心)与硬模拟IP 模块不同,如ChipIdea 所制造的。对于后者,多数人坚持至少要对芯片进行测试。同样的情况也曾适用于关键的可合成模块。约束条件、合成切换、测试插入、库以及设计规则之间相互作用的波动对多数设计经理的设计流程带来了太多不确定性。他们想看到CPU 核心在其方案中以他们的参数往复运行。

  但Intrater 说,某些IP 厂商正在学习如何超越这种情况。“我们正在学习如何将处理器微架构在寄存器传送级别达到更强大,”他说(参见附文《让存储器脱离处理器流水线的关键路径》)。这种方法允许客户达到其在广泛的工艺与库选择中对合成的需求。例如,MIPS在65 nm到250 nm的工艺合成了4000个核心。“还有些问题,”Intrater说。“如,核心单元的工作速度开始超过了存储器单元。在高度流水线化的机器,如我们的产品中,偶尔在高级工艺中要重新设计SRAM 单元,让存储器跟上合成的CPU 核心速度。多数的高级工艺中另一项未来的问题,是触发器单元比其它单元要慢。这种情况也会产生问题。”


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

IC? 工艺? IP? 性能功耗?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈