EDN China > 设计实例 > 模拟设计 > 转换器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 无线SoC的信号完整性分析

来源:电子工程 / 作者:Francois Clément?? 2007年09月28日 ?? 收藏0

?
?????? 数据准备

??????

为了提高性能和容量,设计师应该使用WaveMapper和WaveLibrarian收集那些驱动噪声注入和传播的最重要特征参数。每个过程都要运行WaveMapper一次,以便抽取2.5D抽取引擎必需的衬底和互连特征参数。除了这种预处理能显著加快抽取速度外,技术映射图还能更好地保护对商用非常敏感的代工厂IP,因为它可以将掺杂规范压缩成可防止反向工程的信息。

?????? WaveLibrarian自动读取行为和Spice描述以及标准单元的抽象和全部版图,并计算出私有的ESI宏模型。这包括了电源和衬底资源形式的噪声贡献,以及提供所有资源与外围单元之间链路的无源RC模型。在表征过程中可以收集到许多噪声指数。为了加快系统级分析,同时限制最终数据库的大小,这些数据可以聚集起来形成一套简化的等效谐波,如图6所示,并被最终存储,从而允许在复杂IP或完全系统分析期间在时域和频域中进行高效重构。

WaveLibrarian抽取简单标准单元的噪声模型

使用CWS后处理GUI可以观察到WaveLibrarian抽取的电源噪声

?????? 对每个单元来说,通过改变输入向量、输入斜率和输出负载可穷尽注入条件。在所有仿真结束时,可以用私有算法确定最坏、最差的注入指数以及典型的统计行为。

?????? 完整系统噪声建模

??????
从设计流程早期到最终版图,建模噪声发生遇到的最大挑战是有效细节的变化等级。最详细的数据只能在最终阶段获得,此时可以访问到许多信息--完成最终布局布线的物理版图、通过各种标准格式(GDSII,DEF,LEF,SPEF,DSPF)的信号延时和门负载等。

?????? 相反,在进入物理系统组装之前,有效信息仅限于近似的门数量和估计面积,以及电源和时钟域分配。为了克服这个阶段详细信息的缺乏,需要利用特殊算法提供这些条件下的噪声估计。

?????? 当然,就像图7中描述的那样,精度等级会不断变化,只有当最终版图确定时才能达到最佳模型。例如,在最终版图完成前不可能评估实际的工作状态(延时,门负载)。即使在流程的更早时候,详细网表也是无法确知的,因而增加了由特殊IP模块注入的噪声的不确定性。因此需要利用特殊方法来克服流程早期提供的有限精度。

噪声估计挑战

?????? 在系统噪声模型方面,CWS的策略是利用预表征化标准单元数据提出独立于提供细节等级的三个噪声术语:最差、典型和最好噪声指数。这要感谢常用技术集在整个流程中的应用,最差和最好情况估计在物理描述接近最终版图时会合并到一起。

?????? CWS噪声建模算法充分利用了可能从已有设计抽取的统计信息(典型的单元利用率、统计时延和负载分配等)。然后当细节公开时,估计就可以用实际数据代替,整个系统描述可以用相同的技术加以处理。这种方法可以确保最坏和最佳情况合并成只能在最终版图后获得的典型噪声。

?????? 这种方法可以使噪声估计远在在物理实现之前进行,从而有助于作出重要的决定。事实上,如果最坏情况的噪声分析不会引起任何ESI问题,那么后继工作将是安全的,也很可能表示首个硅片不存在串话。相反,如果最好情况估计引起了潜在干扰,对物理实现的实施风险将特别大,需要采取严格的纠正措施,并有可能引发封装、架构等高层选择。

?????? 整合了产生和传播建模的分析结果

??????
传播模型是根据版图描述自动运算的。整合了衬底、互连和封装的自发和交互RLC寄生效应的结果网表可以用图8描述的专用可视工具开发出来。

使用WaveIntegrity图形化

?????? 该转移函数与系统级噪声放在一起可节省干扰噪声的全能模型。因此,可以用私有分析引擎仿真到达系统中用户定义监视节点的噪声数量。输出结果可以在时域和频域中显示,如图9所示。

使用WaveIntegrity浏览器可以看到时域和频域中的干扰噪声


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

EDA? SOC? 信号?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈