EDN China > 技术文章 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于AVS-M和DM642视频服务器的研究

来源:微计算机信息 /周广禄 王翠华 孙鹏娇 郭恒业?? 2007年09月26日 ?? 收藏0

  1引言

  AVS是具有自主知识产权的数字音视频编解码技术标准,其包括系统、视频、音频、数字版权管理等四个主要技术标准和一致性测试等支撑标准。其中,移动视频标准AVS-M (AVS第七部分)适用范围包括视频会议、可视电话、移动多媒体等领域。

  TMS320DM642是TI公司开发研制的一款专门面向多媒体应用的专用数字信号处理芯片,使用此DSP芯片并利用AVS-M算法来进行视频压缩,可大幅提高视频压缩率,减少传输流量,即使在低带宽情况下也可以有效保证实时性和监控需求。

  我们开发的IMlab6421视频服务器,是基于Internet 的视/音频监控设备。核心DSP芯片采用DM642芯片。而应用软件、视频压缩算法是根据AVS-M标准进行设计、优化的。下面针对这款视频服务器的系统结构、视频优化的软件设计等进行详细的介绍。音频压缩的优化本文不做介绍。

  2 硬件设计

  视频服务器IMlab6421原理框图如图1所示,系统采用TMS320DM642 用于音视频压缩。DM642芯片包含一个64位的外部存储器接口,可驱动4个片选地址空间(CE0,CE1,CE2,CE3),它支

持8,16,32,64位宽度的同步和异步访问。我们在 DM642的片外扩展了16M Bytes的SDRAM,位于EMIF的CE0地址空间,用于存放程序和数据。SDRAM工作时钟为100MHz,是由DM642芯片的CPU工作时钟6分频产生的。数据更新由DM642自

  动完成。还在DM642板上设计有512K Bytes的Flash存储器,位于DM642的CE1地址空间,宽度为8 bits。另外能实现与Internet连接的以太网处理器采用的是CRYSTAL公司的

  CS8900A,它高度集成设计使其不再需要其它以太网控制器所必需的昂贵外部器件。

  视频编码工作原理大致为:输入的模拟视频信号经TVP5150(支持PAL和NTSC两种制式)被数字化为YUV4:2:2的数字视频格式,经由I2C总线被送至输入缓冲区(采用三缓冲机制), DM642的CPU把捕捉到的视频数据从一个输入缓冲区中取出待编码图像数据进行压缩编码处理,形成的压缩码流放到输出缓冲区,然后打包通过网口直接传输到Internet。

IMlab6421硬件原理框图

  图1 IMlab6421硬件原理框图

  3 软件设计

  DSP嵌入式程序受硬件资源的限制,对程序流程和数据组织需要从硬件资源和代码运行效率上做仔细的考虑。通过分析AVS-M编码器的程序流程,借助实验中积累的经验,本文给出了AVS-M编码器的优化方案,主要介绍Cache性能优化、存储空间的分配以及CPU与DMA的并行性设计等。

  3.1存储结构及CACHE性能优化

  (1)存储结构:DM642的存储器系统由片内内存L1、 L2和片外外存两部分组成,L1, L2和片外SDRAM构成了整个存储器系统的三级层次结构,如图2所示。其中,片内内存采用两级缓存结构,第一级由L1P和L1D组成,L1距离DSP核最近,数据访问速度最快,只需一个时钟周期,只能作为不能寻址的Cache使用。第二级L2是一个统一的程序/数据空间,可以整体作为SRAM映射到存储空间,也可以整体作为第二级Cache,或是二者按比例进行组合。第三级是片外外存,一般由SDRAM构成。L1P cache大小为16KB,直接映射,每行大小32 字节;L1D cache大小16KB, 2路映射,每行大小64 字节。L2是L1和外存储器的中间层,容量较大有256KB,访问速度较慢,根据 L2 配置为Cache 或SRAM 的不同选择,访问速度需8个或6个时钟周期。片外存储器容量很大但访问速度很慢,一般都会远远大于 8 个时钟周期。

 三级存储系统

  图2 三级存储系统

  (2)CACHE性能优化:要优化Cache的使用性能需了解Cache的具体结构,如Cache容量、行大小、组相联数等。下面总结了一些优化Cache性能的方法:合理配置L2;合理布置程序代码段和数据段的内存布局,为防止有效代码、数据在缓冲存储器中相互排挤,应尽量把顺序执行的代码、同时使用的数据放在相互邻接的物理空间当中;若函数模块和数据包含在一个循环中,循环体的大小应和Cache的容量相吻合,以便能把整个循环体全部放入Cache中。为了提高Cache中数据的重复利用率,把数据操作构成一条数据处理链,链中的下一级操作就能直接使用上一级操作留在Cache中的数据。此外还可以根据Cache行数据宽度信息调节数据在物理内存中的存放位置,从而利用数据预取增加Cache的命中率;挖掘L1D的不命中流水处理能力,加速待使用数据的读入速度;通过合理的数据填充策略,避免同一时钟周期对相同存储体的读写操作将造成存储器的存取冲突。


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

AVS-M? DM642? 视频服务器? 实时编码?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈