EDN China > 技术文章 > 电源技术 > 电源模块--架构 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) RF电路中LDO电源抑制比和噪声的选择

来源:电子产品世界/哈尔滨圣邦微电子有限公司 任明岩?? 2007年03月13日 ?? 收藏1

  引言

  便携产品电源设计需要系统级思维,在开发由电池供电的设备时,诸如手机、MP3、PDA、PMP、DSC等低功耗产品,如果电源系统设计不合理,将影响到整个系统的架构、产品的特性组合、元件的选择、软件的设计和功率分配。同样,在系统设计中,也要从节省电池能量的角度出发多加考虑。带有使能控制的低压差线性稳压器(LDO)是不错的选择。

  射频电路的电源要求

  大多数蜂窝电话基带芯片组射频电路需要三组电源:以满足数字电路、模拟电路和外设接口电路的需要。基带处理器的数字电路供电电压的典型值为1.8V至2.6V,一般情况下,Li离子电池电压降至3.2V-3.3V时电话将被关闭,LDO至少有500至600mV的压差,对压差要求不高。另外,数字电路本身对LDO的输出噪声和PSRR(电源抑制比)的要求也不高,只要求在轻载条件下具有极低的静态电流。
基带处理器内部模拟电路供电电压典型值是2.4V至3.0V,压差在200mV至600mV。要求LDO具有较高的低频(GSM电话为217Hz)纹波抑制能力,消除由RF功率放大器产生的电池电压纹波,同样需要较低的静态电流指标。

  RF电路的接收和发送两部分的供电电压典型值为2.6V至3.0V,其中低噪声放大器(LNA)、混频器、锁相环(PLL)、压控振荡器(VCO)和中频(IF)电路需要低噪声、高PSRR的LDO。实际应用中,VCO、PLL电路的性能直接影响射频电路指标,如发射频谱的纯度、接收器的选择性、模拟收发器的噪声、数字电路的相位误差等。噪声会改变振荡器的相频和幅频特性,同时振荡器环路也会进一步放大噪声,可能对载波产生调制。

  LDO的噪声和电源抑制比

  LDO是一种微功耗的低压差线性稳压器,它具有极低的自有噪声和较高的电源抑制比。线性稳压器的框图如图1所示。

线性稳压器框图

  图1 线性稳压器框图

  PSRR是反映输出和输入频率相同的条件下,LDO输出对输入纹波抑制能力的交流参数。它和噪声不同,噪声通常是指在10Hz至100kHz频率范围内的干扰。PSRR(dB)的表达式如下:

  PSRR=20 log(△Vin/△Vout) (1)

  图2为SGM2007在 CBP="0".01mF, ILOAD="50mA",COUT=1mF,f=10KHz时的输出和输入的电压变化曲线。

  由式(1)求得PSRR=20 log(△Vin/△Vout)=60(dB),当输入变化1V时,输出变化1mV,可见LDO纹波抑制能力还是很强的。

线性稳压器输入和输出变化

  图2 线性稳压器输入和输出变化

  LDO的输出噪声受其内部设计和外部旁路、补偿电路的影响。图1所示,导致LDO输出噪声的主要来源是基准源,由基准产生的噪声在输出端被放大。输出噪声Vn的表达式如下:

  Vn=(R1+R2)/R2×Vref (2)

  基准源旁路电容CBP可影响基准噪声,增大旁路电容能够使基准噪声降低。建议使用陶瓷电容的典型值为 470pF 到 0.01mF 。旁路电容会对LDO 输出电压上升的速度产生影响,旁路电容值越大,输出电压上升速率越慢,在使用时要注意。

  影响LDO输出噪声的其它因素还有:LDO内部极点、零点和输出极点及负载的大小。增大输出电容的容量或减轻输出负载有利于降低高频输出噪声。图3为旁路电容CBP对SGM2007输出噪声的影响。

基准旁路电容对输出噪声值的影响

  图3 基准旁路电容对输出噪声值的影响


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

RF电路? LDO电源? 抑制比? 噪声?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈