EDN China > 产品新闻 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

增强版FPGA综合方案解决原型设计难题

EDN China?? 2004年04月09日 ?? 收藏0
Synopsys公司最近针对使用高端FPGA进行ASIC原型设计推出了新的FPGA综合方案——Design Compiler FPGA(简称DC FPGA),为ASIC原型的实现提供了符合行业标准的增强型ASIC解决方案、最佳电路时序和最快捷途径。
  众所周知,大部分ASIC原型设计需要利用现有最大规模、最先进复杂的FPGA。此类ASIC原型设计必须全速运行(对于无线设计尤其如此),因而对时序效果品质(QoR)的要求十分苛刻。此外,如果使用不兼容的综合工具,当设计方案在ASIC和原型之间迁移时,不仅耗时,而且要克服发生的错误十分困难。通常必须改变RTL代码、综合约束、脚本以及ASIC IP,从而使这一步骤变得像另外设计一块芯片那样困难。为此,迫切需要一套增强型ASIC解决方案。
  DC FPGA就是这样一套解决方案,它是构建在基于Synopsys的Design Compiler技术上的,与新的自适应优化(Adaptive Optimizativn,简称AO)技术相结合,通过一套与Design Compiler兼容的ASIC和FPGA共用流程,实现比现有解决方案更优秀的总体时序,以满足原型设计的需求。DC FPGA为原型设计带来三大好处,一是提供了一套符合行业标准的增强型ASIC解决方案,客户可以从Design Compiler中获得经验证的可靠性;二是OA技术在时序方面比现有FPGA解决方案提高15%;三是为原型设计提供了最快捷途径。
  DC FPGA与Design Compiler的兼容性实现了ASIC和FPGA设计环境的集成,DC FPGA能够认可与Design Compiler同样的RTL代码、约束条件、脚本及IP库,并为Formality形式验证提供同样接口,使ASIC与FPGA流程之间能够无缝迁移,ASIC设计人员能快速将他们的许多ASIC RTL、约束条件、脚本等应用于FPGA原型中。为实现ASIC原型提供了快捷途径和只需一次设计。DC FPGA的AO技术能自动促发基于多个参数的最佳核心综合算法,通过约束条件设置和分布式过程进行动态控制和重新排序,实现对综合过程更广泛控制。
  DC FPGA可以支持Galaxy设计实现平台和Discovery验证平台的许多关键工具,并支持多种高端FPGA器件,包括Xilinx、Altera等公司用于原型设计的许多主流器件。目前40余家客户购买了DC FPGA,用于原型设计项目。
  网址:www.synopsys.com
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? 高端? ASIC?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈