EDN China > 行业资讯 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Synopsys新推FPGA综合方案 原型设计棘手难题迎刃而解

2004年03月19日 ?? 收藏0
  Design Compiler FPGA为ASIC原型的实现提供了符合行业标准的增强ASIC解决方案、最佳电路时序和最快捷途径
  Synopsys公司日前正式发布了Design Compiler FPGA(DC FPGA)综合产品,主要面向使用高端FPGA进行ASIC原型设计的工程师师。DC FPGA基于Synopsys的Design Compiler技术构建,并与新的Adaptive Optimization (适应性优化)技术相结合,通过一套公用的ASIC和FPGA流程,为设计者实现原型设计提供了一套符合行业标准的增强ASIC解决方案、最佳电路时序效果和最快捷的途径。截至目前,已有超过40家客户购买了DC FPGA,并已顺利完成了20个原型设计。
  当前的ASIC设计人员正面临众多的原型设计难题。大部分ASIC原型需要利用目前已有的最大规模、最先进的FPGA。这些FPGA极其复杂,需要一套类似于ASIC的方法学。许多诸如此类的ASIC原型设计必须以全速运行,而对于无线设计来说尤其如此,因而对时序效果品质(QoR)的要求是十分苛刻的。除此之外,如果使用不兼容的综合工具,那么当设

计方案在ASIC和原型之间迁移的过程中,设计师在时间消耗和克服易发生错误的手法方面将会颇费周折。通常,RTL代码、综合约束、脚本以及ASIC IP(知识产权)都必须改变,使得这一步骤变得像另外设计一块芯片那样困难。?
  相比较而言,DC FPGA与Design Compiler的兼容性实现了ASIC和FPGA设计环境的集成。DC FPGA能够认可与Design Compiler同样的RTL代码、约束条件、脚本以及IP库,并且为Formality形式验证提供同样的接口。这样,ASIC和FPGA流程之间能够实现无缝迁移,避免了人工的修改,并提供了实现ASIC原型的最快捷途径。使用DC FPGA 实现原型设计的人员只需进行一次设计,并且他们的原型设计可以从强大的ASIC 工具--如Formality、Leda、PrimeTime 和广泛的DesignWare 库中获益。
  AMD 公司Dresden 设计中心高级设计工程师Dirk Haentzschel说:"作为一个面向计算和通信行业,以客户为中心的微处理器、闪存器件和系统级芯片设计与制造厂商,AMD一直在提升当今FPGA器件技术的速度极限。通过使用Synopsys 的DC FPGA,我们能够满足40MHz 无线居域网802.11g ASIC原型设计的芯片性能目标,并且与使用其他FPGA综合工具所得到的结果相比有显著的速度提升。DC FPGA让我们能够接入同时针对ASIC和FPGA设计的公用设计环境,该工具与Design Compiler的兼容性和在基于Linux平台上运行的灵活性大大加快了我们设计流程的进程。"
  DC FPGA的Adaptive Optimization技术包含了新的、先进的优化方法,能够自动地促发基于多个参数的最佳核心综合算法,这些参数包括设计尺寸、电路拓扑结构以及时序约束。然后,这一技术能够对如何应用这些算法进行动态地控制和重新排序。运用DC FPGA生成的电路,平均比采用传统FPGA 综合工具生成的电路快15%。
  Xilinx公司FPGA 产品事业部执行副总裁Rich Sevcik说:"Synopsys公司新的Design Compiler FPGA与Xilinx公司行业领先的FPGA技术相结合,能够显著地为我们的客户节约成本,并使其在产品推向市场方面占据优势。凭借DC FPGA的卓越时序性能以及统一的FPGA和ASIC设计流程,Synopsys的用户目前能够发挥出Xilinx公司高性能Virtex-II Pro和Spartan-3器件的全部潜能。"
  Altera公司副总裁 Tim Southgate 说:"ASIC设计者正在更多地采用FPGA进行原型设计,作为他们验证流程的组成部分。Altera高密度Stratix II系列推出以后,超过50%的ASIC设计在开始阶段可以在一个单一的FPGA上进行原型设计,而之前这一工作需要具备两个单独的设计流程。DC FPGA的推出能够让ASIC设计者使用单一的设计环境。"
  Synopsys设计实现事业部高级副总裁兼总经理Antun Domic说:"我们有超过40%的客户正在FPGA中进行ASIC的原型设计,他们面临的难题就是既要满足时间方面的要求,同时又要使用与ASIC同样复杂的FPGA进行设计。将DC FPGA创新的优化技术和能够与Design Compiler ASIC流程相兼容的设计流程结合起来,设计人员能够将精力集中于ASIC设计,并能轻松和自发地将其设计目标定位于高性能的原型。"


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

Synopsys? FPGA综合方案? 原型设计?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈