EDN China > 产品新闻 > 微处理器与DSP > 多媒体处理器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Tensilica全球发布Xtensa LX2和Xtensa 7可配置处理器内核

EDN China?? 2006年12月12日 ?? 收藏0

  广泛的合作伙伴基础

  Tensilica公司处理器内核的可配置能力从未危及根本的基本Xtensa指令集,所以确保了一个第三方合作伙伴应用软件和开发工具的强大的生态系统的有效性。所有Xtensa处理器可能的配置经常与主要的操作系统、调试工具和ICE解决方案相兼容;并且常伴有一套自动生成的、完整的软件开发工具链,包括一个基于ECLIPSE框架的高级集成开发环境、一个世界级的编译器、一个周期精确(cycle-accurate)并兼容SystemC的指令集仿真器、以及完整的工业标准的GNU工具链。

  可配置、可扩展的Xtensa架构

  Xtensa处理器拥有300多项独立的配置选项,设计工程师可根据不同的应用选择恰当的功能进行组合。这些选项包括:乘法器、浮点运算单元、一个音频处理器、一个基本DSP引擎或一个3路VLIW(超长指令字)SIMD(单指令多数据)DSP引擎、处理器总线接口、MMU、32个中断、优化的EDA脚本和操作系统支持等等更多的选项。

  为提高2~100倍甚至更高的性能,设计工程师可采用TIE语言增加专用指

令,或者用Tensilica公司的XPRES (Xtensa 处理器扩展综合)编译器自动评估C/C++算法,从而自动开发出优化的TIE指令以加速算法。TIE语言能够描述一条完整的新路径以节省面积和功耗,新路径包括的要素如:新寄存器、寄存器文件、多周期执行单元、设计工程师定义的 GPIO和FIFO接口、SIMD执行单元、一条VLIW数据路径和自定义的多种数据类型,例如面向音频应用的24位数据,面向安全处理的56位数据,或者面向包处理的256位数据。TIE指令编译器读入这条新路径的描述和新指令,然后更新整个编译器工具链(编译器、调试器、分析器等等)、指令集模拟器和系统模型。它同时向处理器硬件中插入优化的门控时钟的执行单元、寄存器、寄存器文件、控制逻辑、旁路逻辑等等。这些操作都是自动执行的,并且Tensilica公司保证其正确性。

  采用Xtensa 处理器内核取代硬逻辑模块

  Tensilica公司的Xtensa处理器内核经常因为多种原因被用于取代特定的硬连线RTL(寄存器传输级)模块。首先,因为它是可编程的,Xtensa处理器可提供的灵活性是基于纯RTL有限状态机设计无法提供的;第二,流片后算法问题的修复可通过软件更新来实现,可显著减少反复流片的风险;第三,与RTL设计相比,Xtensa处理器内核可降低整个SoC设计和验证的时间;第四,通常Xtensa处理器内核可以比用RTL实现更低的功耗,因为Xtensa处理器生成器可即时自动进行流水线操作分析和插入门控时钟,而用RTL设计来手动进行如此操作一般来说不可能;第五,因为Xtensa处理器内核可以绕过总线,采用GPIO TIE指令端口和FIFO TIE指令队列直接进行数据传输,所以它传输和操作数据的速度和效率能够跟RTL模块一样。


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

可配置? 处理器? 内核?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈