EDN China > 设计实例 > 模拟设计 > 运放与功放 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 用集总LC元件的VCO构成155.520MHz锁相时钟频率源

来源:电子技术应用/作者:魏建将?? 2006年09月19日 ?? 收藏0

????? 4 锁相式时钟电路

?????? 根据上面对锁相环路各部分电路的分析和设计,可设计出下面的锁相式时钟电路方案,如图6所示。

155?

??????? 实际电路制作在一块72mm×72mm的双层板上,电源电压为+5V。VCO的频率覆盖范围为155.400043MHz~155.646042MHz,在155.520MHz处的压控灵敏度ko为2π×80krad/s.V,两路输出电平,OUT端为-6dBm,OUT端为-10dBm。用高稳综合信号源作为参考信号,测得时钟源输出为155.52000MHz,输出功率≥10dBm,信号纯度高,杂散少。??? 由集总LC元件和MAX2620构成的窄带VCO具有稳定性高、受外界分布参数影响小、调试方便、体积小、价格低廉等优点。该VCO和Q3236芯片构成锁相环式155.520MHz点频时钟源,工作于高达19.440MHz

的鉴相频率,使输入到输出的相位噪声恶化减小。测试结果表明该时钟源频率稳定性高、相位噪声低。这就为SDH时钟设备的小型化和批量生产奠定了基础。


上一页123下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

锁相时钟? 锁相环? VCO设计?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈