EDN China > 商情观察 > 嵌入式系统 > MCU(单片机应用) > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Altera:创新创造勃勃生机

作者:陆楠 EDN China?? 2006年09月05日 ?? 收藏0

Jordan Plofsky Altera全球销售副总裁?
????? MCU在带宽上的瓶颈越来越高,由于是串行结构,如果要实现很高性能的设计,需要采用多个MCU来完成,这对成本也构成压力,而这一点对于并行结构的FPGA来讲不是问题。

Jordan Plofsky
Altera全球销售副总裁


  FPGA供应商的竞争触角越来越长,在高投入和高技术壁垒的后面是高增长的销售,可谓玩家寥寥却生机勃勃。Altera将今年的年度增长目标订在20%,Altera全球销售副总裁Jordan Plofsky将增长动力归结为“创新”。的确,Altera的新产品推出非常之快,今年仅90nm制程的产品,Q2较Q1的新产品就增长了50%,从Q2统计来看,这部分产品占据了该公司整个销售额的5%。对于那些FPGA的应用者而言,Altera的产品已经没有什么秘密,但业界对这家公司的创新动力依然充满兴趣。

  EDN China:FPGA依赖提升生产工艺降低成本,但同时芯片的功耗会增加,Altera如何解决这一问题?

  Jordan Plofsky:的确,随着FPGA制程工艺向90nm、65n

m甚至40nm的方向提升,漏电带来的功耗上升的问题越来越成为挑战。Altera在05年就推出了Quartus Ⅱ软件4.2版本,利用业界最先进的可编程逻辑功率分析和优化套件PowerPlay技术来降低功耗。通过软件执行功耗管理,在每个时钟周期内将被访问的RAM模块数量降到最少,或者重新安排设计以避免出现高触发逻辑。在完成功耗管理综合后,Quartus II软件开始进行功耗管理布局布线,通过信号布线来降低电容,或者建立节电的DSP模块配置,最后,汇编器将FPGA中不使用的区域设置为关断状态,从而最终达到降低功耗的目的。

  除了利用软件改进功耗,Altera也通过硬件工艺和结构方面的改进来有效降低功耗,如增加Vt(阈值电压)、增加晶体管长度、采用4输入LUT至7输入可变ALM,以及采用低K绝缘工艺。Altera最新推出的Stratix III在相同时钟工作频率下,其总体功耗可降低到Stratix II的一半,如工作时钟频率相对降低30%,则其整体功耗更可降低70%。

  EDN China:FPGA器件向平台化(SOPC)演进,Altera产品在这方面的特点?

  Jordan Plofsky:Altera一直重视FPGA在SOPC方向上的演进,去年推出的Stratix II系列中便采用了自适应逻辑模块(ALM)。ALM包括两个自适应查找表(ALUT)。一个ALM有多达8输入的组合逻辑模块,能够实现任何多达6输入的功能和某些7输入功能。每个ALM除了两个ALUT之外,还包括两个可编程寄存器,两个专用加法器,一个加法树形链和一个寄存器链,更有效地利用了器件的逻辑容量。同时,我们的Quartus II软件中包含SOPC Builder工具,可选的DSP Builder软件,以及Altera和其合作伙伴提供的独立的IP核,用户甚至不用编写硬件描述语言(HDL)就可以集成和创建一个完整的系统,并且可以根据需要独立修改某一部分而不影响其他部分从而缩短编程时间。Altera花费了很大的成本实行多团队设计,帮助客户定义并最快速的推出产品。

  EDN China:Altera CEO John Daane曾预测今年Q3 Altera的业绩要比Q2增长2%~3%,这部分增长依赖于哪些产品和市场?

  Jordan Plofsky:有市场调研公司预测我们的业绩年增长会在15-20%左右,我们自己的年度增长目标也在20%。John Daane自2001年上任以后订立的一系列长远的产品计划为这一增长目标打下了基础,尤其是新产品推出非常之快。今年仅90nm制程的产品,Q2较Q1的新产品就增长了50%,从Q2统计来看,这部分产品占据我们整个销售额的5%,几乎涵盖所有目标市场。

  EDN China:去年Altera的HardCopyII产品获得了EDN年度创新大奖,今年申报的Stratix II GX也在评审当中,这个产品的特性如何?

  Jordan Plofsky:Stratix II GX 系列是Altera第三代带有嵌入式收发器的FPGA。该系列经过优化设计,能够为不断发展的各种应用和需要高速串行I/O的协议提供功能强大的解决方案。在622 Mbps至6.375 Gbps工作范围内,经过优化的收发器具有较强的噪声抑制能力和优异的抖动性能,同时保持了很低的功耗。Stratix II GX FPGA采用业界速度最快、密度最高的Stratix II FPGA架构进行设计制造,集成了20个基于串化器/解串器(SERDES)的收发器。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

MCU? FPGA?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈