EDN China > 技术文章 > 模拟设计 > 转换器 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) 基于ADV202的JPEG2000图像压缩与解压缩系统设计

来源:电子产品世界/上海无线电设备研究所 陶志锋?? 严小商?? 2006年09月01日 ?? 收藏0
,可以在视频数据流流过FPGA时,对数据进行丢场处理,以人为降低需要进行压缩编码的源数据速率。压缩好的数据再由ADV202传送给FPGA里面的接口控制器,由控制器按照规定接口协议输出压缩数据流。


JPEG2000压缩系统结构图

图3 JPEG2000压缩系统结构图

??? JPEG2000解压缩子系统基本结构图如图4所示,它也主要有四个部分。视频DA由ADV7301进行。ADV7301是多种制式的SD,逐行/HDTV视频编码器。它包含了六个高速视频D/A转换器。在解压缩子系统中,FPGA也是对系统中各个芯片的信号起桥接作用。DSP是系统的主控者,由它来完成对ADV202和ADV7301的初始化。

??? 当系统开始工作后,压缩数据流先由接口控制器接收存入到FPGA里面的FIFO,然后由接口控制器控制把接收到的压缩数据流转送给ADV202进行解压缩操作。当在压缩子系统中,对输入的源视频数据进行了丢场处理,则在解压缩子系统需要进行补场处理。ADV202输出的数字视频数据通过FPGA送给ADV7301,由ADV7301进行

视频编码得到模拟视频信号。模拟视频信号由监视器回放得到源端的图像。

?

JPEG2000解压缩系统结构图

图4 JPEG2000解压缩系统结构图

??? 系统的软件主要有两部分:一部分是FPGA里面的执行程序,另一部分是DSP程序。图5给出了压缩子系统的FPGA软件模块结构图。解压缩子系统和压缩子系统的FPGA内部功能模块结构基本相同,只需要改变一下信号的流向。由于ADV202和DSP的接口不是完全一致,所以需要FPGA完成一些接口信号的匹配工作。FPGA里面的模块和时序用VERILOG HDL编程实现。

压缩系统的FPGA软件模块结构图

图5 压缩系统的FPGA软件模块结构图

??? 在本系统中,DSP主要负责对芯片的初始化。它不参与到编解码过程中。DSP在执行完初始化后,就处于等待处理中断状态。DSP响应中断后就能够及时处理异常事件。 DSP主程序的流程图如图6所示。?

DSP主程序流程图

????????????????????????????????????????????????????????????? 图6 DSP主程序流程图

??? 结语

??? 本文提出了一种基于ADV202的JPEG2000图像压缩和解压缩系统的设计方案,该系统具有很大的灵活性和扩展性,可以在以最小代价修改设计的情况下开发出有较宽压缩率变化范围的图像压缩系统。在现有硬件条件下,还可以加入图像处理、图像识别程序,来增大该系统的应用范围。



上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

图像压缩? JPEG? 压缩?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈