EDN China > 技术文章 > 嵌入式系统 > 开发工具 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

基于ARM核的Intel XScale嵌入式系统

来源:单片机与嵌入式系统应用 / 作 者:解放军信息工程大学 杨波?? 2006年08月06日 ?? 收藏0


?????? (4)外围控制模块

?????? ◇16通道可配置DMA控制器;
?????? ◇LCD控制器,独有的支持对快变彩屏的DMA方式;
?????? ◇920kbps Bluetooth接口;
?????? ◇串行端口(IrDA、I2C、I2S、AC97、3个UARTs、SPI 和SSP);
???????◇USB接口;
?????? ◇支持MMC/SD卡。

?????? (5)时钟控制

?????? 五种时钟源:
?????? ◇32.768kHz振荡器;
?????? ◇3.6864MHz振荡器;
?????? ◇可编程的内核锁相环;
?????? ◇95.85MHz外围固定频率锁相环;
?????? ◇147.46MHz固定频率锁相环。

?????? (6)电源管理

?????? 运行模式(正常处理模式)、Turbo模式(运行于400MHZ)、空闲模式(下电)、睡眠模式(下电)。

?????? (7)封装形式

?????? 17mm×17 mm 256脚PBGA封装。

?????? 2.2 Intel XScale内核

  Intel XScale CPU内核采用带有一个增强型存储器管道的超级流水线RISC处理器架构的体系结构。这款新型高性能、低功耗的微构架兼容ARMv5TE ISA指令集(不支持浮点指令集)。这种微构架在ARM核的周围提供了指令与数据存储器管理单元,指令、数据和微小数据Cache,写缓冲、全缓冲、挂起缓冲和分支目标缓冲器,电源管理,性能监控、调试和JTAG单元以及协处理器接口,MAC协处理器和内核存储总线。

  超级流水线结构是由整型管道、存储器管道和MAC管道构成。整型管道包括7级流水线结构,取指令1(分支目标缓冲器)→取指令2→译码→寄存/移位→ALU实现→状态执行→回复;存储器管道除包括整型管道的前5级外,后接3个高速缓存,数据Cache1、数据Cache2和数据回复Cache,共8级流水线结构;MAC管道是6~9级的流水线结构,包括整型管道的前4级和4级MAC段,以及一个数据回复Cache,其中MAC2-4的选通由数据决定。流水线结构级数越多越能提高指令的执行速度,使用分支目标缓冲器的目的在于成功的预知分支指令的 结果。128个入口的分支目标缓冲器的每个入口都包含了分支指令的地址、与分支指令相联系的目标地址以及该分支的执行情况,它由协处理器15使能。分支目标缓冲器的使用旨在避免超级流水线结构中的分支延迟。

  PXA250 CPU的MM(IMMU和DMMU)均提供了一个32项的转换旁路缓存器(ITLB和DTLB),它们的每一项均可映射存储器中的段、大页和小页。为了保证内核周期的存取指令和数据,PXA250包含了1个32KB的指令Cache和1个32KB的数据Cache。另外,为了避免数据Cache内数据流存取的频繁变化,还提供了1个2KB的微小数据Cache。指令和数据Cache都是具有32个入口和32路相联的Cache,每路均包含1个标志地址,32字节的高速缓存队列和1个有效位,采用循环方式进行刷新存储。微小数据Cache是1个具有32个入口和2路相联的Cache,同样采用循环方式进行刷新存储。


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

操作系统? ARM? 嵌入式?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈