EDN China > 其它文章 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

Synplicity增强原型设计与验证工具业务

姚钢?? EDN China资深记者?? 2006年07月08日 ?? 收藏0

  FPGA集成解决方案以及ASIC集成和验证解决方案,是Synplicity公司专有技术的两个落脚点。近日,Synplicity在其FPGA工具和ASIC工具方面都推出了新的解决方案。Synplicity市场高级副总裁Andrew Haines表示,“Synplicity专有的特别技术、在专有技术上不断创新及市场需求持续增长。”

  Andrew Haines表示,作为公司ASIC方案中主打产品的Certify工具能够将 ASIC RTL码转换成多重FPGA原型。Certify还具有众多的自动化功能,能够避免手工操作将ASIC码转换成多重FPGA系统通常产生的错误。这些功能中包括RTL自动分区、自动I/O共享(多路技术)、先进的门控时钟转换、以及ASIC码中实例因素的转换。Certify支持目前市场上所有的硬件平台,其中包括经过Certify验证的第三方供应商提供的程序库。

  Andrew Haines介绍,由于Certify独有的这些技术优势,已使Certify成为prototyping软件的首选,被包括飞利浦半导体、TI、LSI以及中国的华为、中兴、智多等知名厂商广泛使用。为了进

一步证明,Andrew Haines以一个手机引导程序性能差异为例,通过对各种设计手段加以比较来说明使用FPGA进行ASIC验证的在节省时间方面的优势。

  在Andrew Haines给出的case中,使用 RTL模拟技术需要30天的时间,使用HW/SW模拟技术(如Mentor公司的无缝技术)需要10天时间,使用C级模式需要24个小时。但是如果使用FPGA进行设计,仅需3秒钟就可完成引导程序。

  来自Gartner公司2005年10月市场调研数据显示,Synplicity在FPGA综合市场占有67%份额且客户满意程度排名第一。为了消除使用FPGA设计的原型进行验证可见度较低的弱势,Synplicity新推出了创新的TotalRecall(tm)解决方案,首次将硬件故障排除直接引入RTL,为正在运转的FPGA硬件提供较高的信号可见度,同时拥有FPGA硬件的速度,可瞬间将难以捕捉到的软件bug转换到模拟器上进行分析,并找出出现问题的原因所在。Andrew Haines表示,TotalRecall(tm)通过实现在具有错误重现功能的RTL模拟器上进行分析,使FPGA调试系统更像是软件调试系统。

  使用TotalRecall实时发现程序故障,可在故障发生之前和之后捕捉到所有状态,然后使用标准模拟环境排除故障,继而在运行的FPGA硬件上验证变化。Andrew Haines认为,TotalRecall高速、低成本的特性,对45%系统企业使用FPGA、32%使用单元格ASIC、23%使用门阵列,大部分设计为1M~2.5M门控、三分之一的ASIC超过100MHz,一半设计重复达5次或更多的中国市场来说,从满足宽泛设计内容、减少重复设计、缩短从原型到批量生产周期等方面,非常符合中国用户的ASIC设计需求。

  Synplicity与Xilinx还成立了一个超大容量FPGA时序收敛联合工作小组,来自两家公司的工程设计团队将在它们对这些 65nm器件已有支持的基础上,开发下一代设计自动化解决方案。Andrew Haines透露,该联合工作小组有望在 2007 年上半年推出这些工具和设计流程中的第一个产品。

  谈到公司业务的发展,Andrew Haines介绍说,“FPGA工具目前占到公司80%的业务量,不过DSP也是我们十分看好的市场。去年我们在中国已经取得100万美元的销售额,为了保证对用户的服务质量,我们仍将继续采用直销模式。而我们在中国遇到的难题是短期内找不到达到公司要求的人才。”


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? ASIC?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈