EDN China > 设计实例 > 模拟设计 > 运放与功放 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

(多图) ADC信噪比的分析及高速高分辨率ADC电路的实现

来源:电子技术应用/作者:北京航空航天大学电子信息工程学院 许嘉林 卢艳娥 丁子明?? 2006年04月10日 ?? 收藏0
??????
?????? 设N位ADC满量程电压为±1V,输入信号为s(t)=sinωt,则输入信号电压有效值Vs=1/√2=2N/2√2×q,量化噪声电压有效值于是得 ADC输出信噪比为

??????? SNR="6".02N+1.76(dB)

??????? 1.2微分非线性误差DNL

??????? 非理想ADC的量化间隔是非等宽的,这将导致ADC器件不能完全正确地把模拟信号转化成相应的二进制码,从而造成SNR的下降;且ADC每个量化的二进制码所对应的量化间隔都不同,为便于分析,用ε(LSB)= εq表示实际量化间隔与理想量化间隔误差的有效值,并近似认为由于DNL的影响,在无失码条件(DNL<1LSB)下,量化误差均匀分布在 [-上q+εq/2,q+εq/2]和[-q-εq/2,q-εq/2]内。如图1 中实线所示(虚线伪理想ADC量化误差)。这样,在考虑了DNL之后的 ADC量化噪声电压Vq_DNL为:

ADC信噪比的分析及高速高分辨率ADC电路的实现图示

?

???????? 1.3 孔径抖动△tj

??????? 孔径时间又称孔径延迟时间,是指对ADC发出采样命令(采样时钟边沿)时刻与实际开始采样时刻之间的时间间隔。相邻两次采样的孔径时间的偏差称为孔径抖动,记作△tj。孔径抖动造成了信号的非均匀采样,引起了误差,设ADC满量程电压为±1V输入信号为s(t)=sinωt,孔径抖动有效值为σ△tj,则由孔径抖动带来的误差电压为:

ADC信噪比的分析及高速高分辨率ADC电路的实现图示

???????? 1.4热噪声

??????? 这里将ADC电路中微分非线性误差DNL、孔径抖动△tj外的其它噪声都等效为ADC输入端的热噪声电压Vtn,设其有效值为σtn。

???????? 1.5非理想ADC的SNR

???????? 一般情况下,量化噪声、微分非线性误差DNL、孔径抖动△tj和热噪声彼此相互独立,综合芍虑这四个因素的影响,可得到ADC的SNR计算公式如卡:

?

?

?

?

?

SNR

???????? 式中,N--ADC的量化位数ε--ADC的实际量化间隔与理想量化间隔误差的有效值,单位LSBfin--ADC输入信号频率,单位Hzσ△tj-- ADC的孑L径抖动有效值,单位sσtn--等效到ADC输入端的热噪声的有效值单位LSB

???????? 对于高分辨率ADC器件,其固有量化误差、微分非线性误差DNL和器件热噪声均较小。当fin较高时,ADC电路的SNR主要取决于孔径抖动,此时有

SNR

??????? 2基于AD6644AST一65的高速高分辨率ADC电路设计实例

??????? 电路设计目标:有效位数ENOB≥10.50bit、采样率为40MSPS、输入信号频率小于15MHz,输入信号幅度为-ldBFs。该指标能满足数字仪表、高速数据采集卡、软件无线电和雷达、导航等领域中数字波束形成的要求。

??????? 2.1电路设计与器件选择

??????? 本电路主要由模/数转换器ADC、输入电路、输出屯路、时钟电路和电源电路组成,如图2所示。

高速高分辨率ADC电路板原理框图

ADC信噪比的分析及高速高分辨率ADC电路的实现图示

???????? 2.1.1时钟电路

??????? 时钟电路的设计主要包括AD6644AST-65采样时钟相位噪声指标的确定以及PECL差分时钟的实现。

??


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

ADC? 信噪比? 高速? 高分辨率?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈