EDN China > 其它文章 > EDA工具与服务 > IC设计与设计服务 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

FPGA集成高速I/O、SERDES和结构化ASIC

EDN China?? 2006年04月03日 ?? 收藏0
莱迪思半导体公司最近推出针对高端应用的LatticeSC系统??芯片FPGA系列。莱迪思称,该产品具备理想的整体性能。LatticeSC FPGA采用了富士通的90纳米CMOS工艺技术和300毫米硅片制造,能够加速芯片至芯片、芯片至存储器、高速串行、背板及网络数据通道的连通性。

  据莱迪思专家介绍,LatticeSC器件中集成了支持3.4Gbps数据率的高信道数的SERDES模块、提供业界领先的2Gbps 速度的PURESPEED并行 I/O、创新的时钟管理结构、以500MHz频率工作的FPGA逻辑、密集的RAM块以及莱迪思特有的针对成本优化(MACO)的嵌入式结构化ASIC模块的掩膜式阵列。

  莱迪思FPSC(现场可编程系统芯片)成功将SERDES和嵌入式物理编码子层(PCS)模块集成在一片FPGA上,32个 SERDES信道中每个信道的数据率从600Mbps~3.4Gbps。为了支持驱动长度达到60英寸的背板应用,设计者可以使用SERDES内置的发送预加重及接收均衡特性。LatticeSC SERDES还具有极低的典型功耗:在3.125Gbps的速率下,100

mw/信道。抖动指标:总发送抖动在3.2Gbps速率下为0.29 UI,总接收抖动容限是0.8UI。此外,LatticeSC器件还具备其它的一些可编程特性,诸如AC/DC耦合以及半速模式。

  FlexiPCS模块可以经过配置来支持一系列流行的数据协议,包括PCI-Express、1.02Gbps或者 2.04 Gbps Fibre Channel、Gigabit Ethernet (1000 BaseX)、10 Gigabit Ethernet (XAUI)、Serial RapidIO及SONET (STS-12/STS-12c、STS-48/STS-48c和 TFI-5,支持10Gbps及以上速率)。

  莱迪思认为,虽然结构化的ASIC缺乏FPGA的灵活性,但由于其密度和性能的特点,它们变得越来越流行。与全定制或者标准单元的ASIC不同,结构化的ASIC设计成本要低得多,因为它们只将一小部分掩膜用作定制。莱迪思在每一片LatticeSC FPGA中嵌入了多达12个结构化的ASIC模块,称为MACO模块。每个MACO模块大约有5万个ASIC门可用来实现需要最高性能、最小硅片面积和最低功耗的知识产权(IP)核。MACO模块还提供充足的至I/O引脚的布线连结、RAM块及可编程逻辑块。

  据了解,LatticeSC FPGA的一个典型的应用是在一个多重服务网络系统中的通用连通桥。单片LatticeSC器件能够支持当今网络中使用的多种数据流。

  与此同时,莱迪思还推出了采用富士通90纳米CMOS工艺和300毫米硅片技术的第二代EConomy Plus低成本FPGA——LatticeECP2系列产品,此产品右降低50%的成本并达到双倍的密度。

网址:www.lattice.com.cn


?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? 高速I/O? SERDES? 结构化ASIC?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈