EDN China > 技术文章 > 模拟设计 > 运放与功放 > 正文
? 2016博客大赛-不限主题,寻找电子导师,大奖升级??

采用FPGA的低功耗系统设计

来源:电子产品世界/Jason K.Lew?? 2006年01月12日 ?? 收藏0

??????? 2. 元件使能。有时,即使它们行为对目前功能而言是不必需的,输出端仍会被赋值。为了减少示使用的I/O产生的多余功耗,可以把一个系统控制器映射到FPGA,以关闭暂时不用的器件。当一个器件与当前操作无关时,系统控制可以解除其使用信号;或者,若该器件将在长时间内不被访问,则可以把它置于睡眠模式。在低功耗FPGA中实现这样一个系统控制器可以减少系统的总开关活动,并智能地使一些暂不需要的器件保持在睡眠模式。元件使能类似于赋值保护,只不过元件使能是在系统级实现的,它控制的对象是电路板上的元件而非FPGA中的模块。

??????? 3. 智能协处理器。一般来说不得,液晶显示屏和微处理器占用了设计中的大部分功耗预算,

??????? 因此

,常常通过降低LCD屏幕亮度或部分关闭屏幕来节省功耗。同样地,使微处理器保持在睡眠模式也可以延长电池寿命。

??????? 不幸的是,微处理器通常需要处理多个器件的中断服务程序,这就使微处理器很难处于睡眠模式。鉴于此,把外围振作和中断控制等任务卸载到一个低功耗FPGA上可以大大降低功耗。在FPGA中实现的一个低功耗中断控制器或数据协处理能够自己处理一些中断活动,所以可以避免为了低优先级活动而唤醒微处理器。

??????? 对于那些严格要求低功耗的系统而言,采用合适的低功耗可编程逻辑器件和可以节省功耗的设计技术,有助于使系统功耗降至最小。


上一页12下一页
?? ?? ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
?? ??

FPGA? 低功耗? 系统?

相关文章

我来评论
美国的游客
美国的游客 ??? (您将以游客身份发表,请登录 | 注册)
?
有问题请反馈