小组 > CPLD/FPGA > 《FPGA设计实战演练(高级技巧篇)》书友讨论小组 > 【我要新书】FPGA经验分享
?
?
小组信息
名称:《FPGA设计实战演练(高级技巧篇)》书友讨论小组

管理员:

人数:236
小组积分:1334
简介:新书《FPGA设计实战演练(高级技巧篇)》讨论,进行新书赠书活动场地。

小组公告

小组暂无公告.

返回本小组首页

楼主??[原创]?

【我要新书】FPGA经验分享


作者:快乐的践行者
积分:14分
总积分:1031分
:3197
发送信息
加为好友
发表于2015-05-23 06:06

逻辑开发异步时钟域的处理是至关重要的。

我以前遇到的一个案例是E1和G.703开发,因为没有对64K速率的信号进行2M时钟域同步(当时感到速度这么慢,不必非得进行同步两拍处理吧),结果通信不到一分钟,数据就混乱了。

后来进行同步处理后,联系工作几天数据再也没出错。


分享到:? 新浪微博?? qq空间??
投票数: ? 回复?? ? 引用??
1楼??[原创]?

Re:【我要新书】FPGA经验分享


作者:翊染
积分:5分
总积分:105分
:116
发送信息
加为好友
发表于2015-05-25 09:39
对于外同步信号,采样的内部时钟频率越高,时序会越稳定

2楼??[原创]?

Re:【我要新书】FPGA经验分享


作者:快乐的践行者
积分:14分
总积分:1031分
:3197
发送信息
加为好友
发表于2015-05-27 06:11

嗯,基本上内部时钟比外部信号频率高三四倍,肯定没问题。


3楼??[原创]?

Re:【我要新书】FPGA经验分享


作者:快乐的践行者
积分:14分
总积分:1031分
:3197
发送信息
加为好友
发表于2015-05-30 06:37
犯异步时钟域处理的错误最少三次了,所以体会特别深。

点击登录,立即回复。
小组活跃用户