小组 > CPLD/FPGA > Altera MAX 10 FPGA > 【MAX10 NEEK】4.MAX10 VGA Basic
?
?
小组信息
名称:Altera MAX 10 FPGA
人数:946
小组积分:5124
简介:Altera的MAX?10FPGA在低成本、单芯片小外形封装可编程逻辑器件中实现了先进的处理功能,是革命性的非易失集成器件。继承了前一代MAX器件系列的单芯片特性,使用单核或者双核电压供电,其密度范围在2K至50KLE之间。MAX10FPGA系列提供先进的小圆晶片级封装(3mmx3mm),以及有大量I/O引脚封装的产品。

返回本小组首页

楼主??[原创]?

【MAX10 NEEK】4.MAX10 VGA Basic


作者:WilliamZhou
积分:86分
总积分:344分
:915
发送信息
加为好友
发表于2016-04-14 21:24

VGA协议主要由5个输入信号组成,亦是 HSYNC Signal, VSYNC Signal, RGB Signal。说简单一点,HSYNC Signal 是“列同步信号”, VSYNC Signal是“行同步信号”,RGB Signal是“红色-绿色-蓝色 颜色信号”。 VGA的扫描是固定的。一帧的屏幕是由“m行扫描”和“n列填充”组成。假设以 800 x 600 x 60Hz 为例的显示标准 ( 800宽 x 600 高 x 60Hz ), 那么宏观上它有 600 行 和 800列为一行。

宏观上,一帧屏幕的显示是由600行从上至下扫描,800列从左至右填充(这也是为什么每当电脑几乎要当机的时候,视屏显示从上之下的延迟扫描)然而微观上,一行的行扫描是由超过800个列填充完成。

4950448381_1460639963586.jpg

友晶参考设计上LCD timing parameters

//? Horizontal Parameter? ( Pixel )

parameter? H_SYNC_CYC =?? 1;//96;

parameter? H_SYNC_BACK?? =?? 46;//48;

parameter? H_SYNC_ACT =?? 800;//640;

parameter? H_SYNC_FRONT= 210;//16;

parameter? H_SYNC_TOTAL= 1056;//800;

//? Virtical Parameter??? ( Line )

parameter? V_SYNC_CYC =?? 1;

parameter? V_SYNC_BACK?? =?? 23;//33;

parameter? V_SYNC_ACT =?? 480;??

parameter? V_SYNC_FRONT= 22;// 10;

parameter? V_SYNC_TOTAL= 525;

Altera design store例程里面给出的LCD timing parameters

4950448381_1460640066302.jpg

两者有矛盾,没有找出原因。附件我会贴出我写的代码和Altera design store例程说明资料。

4950448381_1460640106711.jpg
?

?Basic_VGA_Controller_Design_Example.pdf( 452KB ) ?该附件被下载次数 ?0
?VGA.rar( 302KB ) ?该附件被下载次数 ?1
分享到:? 新浪微博?? qq空间??
投票数: ? 回复?? ? 引用??
点击登录,立即回复。
小组活跃用户