需要确认注册邮箱后才能开通博客,立即确认我的邮箱
文章 搜索 高级搜索 ?3? ?3?
  • 滤波器new!
  • LED驱动 new!
  • 新能源 new!
  • PLL
  • PCIE协议
  • 可穿戴
  • LSI
  • FCI
文章 论坛 博客 小组 研讨会
EDN电子技术论坛>博客 >copperface博客

copperface的博客——默默的窝

博主:copperface???? ???? ????
介绍: 低头努力,剩下的,交给时光
文章(25)???? 访问(7421)???? 评论(6)???? 投票(9)???? 订阅本博??

博文列表查看方式: ???

KinomaJS Overview [开发套件] 发布时间:2015-06-26 16:06:17
2 About KinomaJSKinomaJS 中提供了Javascript API ,XML 编程接口。Javascript是该环境的编程语言,而XML通过 一个编程框架,和Javascript结合在一起。3 Documents and FilesKinomaJS 应用包含一些文件,包括:以Javascript编写的源代码可选的,XML文档JPEG 或者PNG图像,用于构造应用的外观3.1 Application shell devices simulation? ? ?在KinomaJs 构建......
票数(0) ???? 阅读(151)

查看全文??? 发表评论(0)

mnl_timequest_cookbook翻译详解 [CPLD/FPGA] 发布时间:2015-05-08 11:25:27
附件里面把TimeQuest cookbook的翻译重新整理了一遍,并配上的详细的注释已经自己的一些理解,分享给广大学习FPGA时序约束的盆友们,一起学习,一起进步
票数(1) ???? 阅读(205)

查看全文??? 发表评论(0)

【博客大赛】多级放大器稳定性分析及自激矫正 [模拟技术] 发布时间:2015-04-09 22:44:58
票数(1) ???? 阅读(436)

查看全文??? 发表评论(3)

传输线物理基础 [PCB] 发布时间:2015-04-06 18:46:27
票数(2) ???? 阅读(414)

查看全文??? 发表评论(0)

电感测量注意事项 [测试测量] 发布时间:2015-04-03 09:37:15
电感由缠绕在磁芯上的导线构成,特性由磁芯材料决定。空气是构成电感器的最简单磁芯材料。为了使电感具有更高的电感量,经常使用铁,铍镆合金,铁氧体这类磁性材料。电感的典型等效电路如下图:当测量电感使用串联模式(Ls-Rs),测量值Ls如上图所示。只有当Rs值很小(Rs <<?wL) 并且C值很小(1/wC >>?wL),Ls才等于L。典型的低值电感频率特性曲线如下:在低频时,电抗很小,最小阻抗由缠绕电阻Rs决定。离散电容Cp是电感在高频时候相应异常的主要原因。Cp的存在可以在高频响应点SRF......
票数(2) ???? 阅读(524)

查看全文??? 发表评论(0)

电容测量注意事项 [测试测量] 发布时间:2015-04-02 11:03:26
电容等效模型以及阻抗计算公式电容测量有串联模式(Cs-D, Cs-Rs)和并联模式(Cp-D, Cp-Rp)当使用串联模式测量Cs的计算是如下图(即直接使用虚部,认为虚部的值就是电容值):这种情况下,Cs的值等于C,仅仅在Rp值非常大(1/Rp <<1)并且L的电抗可以忽略(ωL<<1/ωC)的情况下。通常,在高频时候,L不可忽略,但是Rp则在很多情况下可以忽略。对于高值电容,c的电抗相对Rp来说非常小;而低值电容,其本身的Rp就很大。因此,大多数电容可以使用下面的等效图来表示:Figure5-5(a)和......
票数(2) ???? 阅读(469)

查看全文??? 发表评论(0)

TimeQuest User Guide 翻译4 [CPLD/FPGA] 发布时间:2015-04-01 22:18:57
Analyzing Results这部分算是最重要的一个环节了,不是因为它很难,而因为其他的文档都会跳过分析的环节。我已经无数次看到设计者花大力气在.sdc上,但却不了解它在final analysis下是什么样的。而这个是一个很重要的技巧。因为可以完善设计者对设计的理解,并帮助设计者完善该.sdc文件。The Iterative Methodology当输入约束时,设计者可能会输入错误,所以希望有一个快速的修正、分析、并报告出.sdc文件错误的方法。首先,进入TimeQuest:首先推荐点击”Report all Summar......
票数(0) ???? 阅读(304)

查看全文??? 发表评论(3)

TimeQuest User Guide 翻译3 [CPLD/FPGA] 发布时间:2015-03-30 21:25:35
I/O Timing(Note:这部分不会明确的包含source-synchronous interface的内容,虽然他们都使用相同的规则)???? IO约束仅仅有两个.sdc命令,分别是set_input_delay???和set_output_delay??,但是这两个命令开始还是比较难理解的。其实这两个命令最重要的内容,就是描述在FPGA的外面发生了什么,通过得到外部的描述,TimeQuest能够得到FPGA内部需要满足的要求是什么......
票数(0) ???? 阅读(267)

查看全文??? 发表评论(0)

TimeQuest User Guide 翻译2 [CPLD/FPGA] 发布时间:2015-03-29 10:40:18
set_clock_groups在上面的约束基础上,设计中大部分的时钟已经被约束了。在TimeQuest中,所有的时钟默认都是相关联的,由设计者决定哪些时钟不相关。所以举例来说,如果在一个周期8ns和10ns的时钟之间有路径,即使这两个时钟是不相关的,TimeQuest仍然会获得时钟之间2ns的setup relationship,并试图满足它。这是TimeQuest中的保守做法,而不像其他工具那样,默认时钟不关联。由设计者决定哪些时钟不相关。SDC语言有一个强大的命令 se_clock_groups ,来完成这个工作。它的语法......
票数(0) ???? 阅读(225)

查看全文??? 发表评论(0)

TimeQuest User Guide 翻译1 [CPLD/FPGA] 发布时间:2015-03-27 15:51:24
这个手册是国外坛子http://www.alteraforum.com 上一个比较好的时序约束的使用指导手册。原文如下:【】TimeQuest_User_Guide.pdfSection 1: Getting Started?Core Timing在编译工程以后,调用Timequest。如果SDC文件没有创建,那么可以到 File->New 选项创建一个新的SDC文件。Constraining the Core with Four Commands每个 .sdc文件都应当以下面四个命令作为开头:-?cr......
票数(0) ???? 阅读(319)

查看全文??? 发表评论(0)

--- 现有 25 个主题,共 3 页 ---
  • 1
  • 2
  • 3
  • ??到第页??
博主资料

自己的学习体会,分享

文章存档
最新评论
copperface的小组???? 加入小组
EDN助学—FPGA/CPLD学习小组
成员18962名
创建者:特权同学 Altera MAX 10 FPGA 成员946名
创建者:EDNChina ZRtech之FPGA学友会 成员2341名
创建者:ZRtech 成员73名
创建者:huangna
展开
最新网络博文
华为官方回应有关自研手机操作系统的传闻
这颗芯片有故事,你有酒吗?
PCB设计PADS各层的用途和作用
联想收购的得与失 摩托罗拉空壳化使...
传华为智能机销量目标下调2000万部 Ma...
? 更多博文>>
返回博客首页
有问题请反馈