需要确认注册邮箱后才能开通博客,立即确认我的邮箱
文章 搜索 高级搜索 ?3? ?3?
  • 滤波器new!
  • LED驱动 new!
  • 新能源 new!
  • PLL
  • PCIE协议
  • 可穿戴
  • LSI
  • FCI
文章 论坛 博客 小组 研讨会
EDN电子技术论坛>博客 >吴川斌的博客博客

吴川斌的博客的博客——吴川斌的博客

博主:吴川斌的博客???? ???? ????
介绍: 吴川斌的博客 mr-wu.cn 专注于物联网?智能家居?嵌入式系统
文章(196)???? 访问(123438)???? 评论(50)???? 投票(76)???? 订阅本博??

博文列表查看方式: ???

PCB走线角度选择 — PCB Layout 跳坑指南 [PCB] 发布时间:2016-05-16 10:59:19
现在但凡打开SoC原厂的PCB Layout Guide,都会提及到高速信号的走线的拐角角度问题,都会说高速信号不要以直角走线,要以45度角走线,并且会说走圆弧会比45度拐角更好。狮屎是不是这样?PCB走线角度该怎样设置,是走45度好还是走圆弧好?90度直角走线到底行不行?这是老wu经常看见广大 PCB Layout 拉线菌热议的话题。大家开始纠结于pcb走线的拐角角度,也就是近十几二十年的事情。上世纪九十年代初,PC界的霸主Intel主导定制了PCI总线技术(当时的老wu很感谢Intel发布了PCI接口,正是有了PCI总线接口......
票数(18) ???? 阅读(1982)

查看全文??? 发表评论(6)

Cadence Sigrity PowerDC 解决高速电路电源完整性DC电源分析的... [PCB] 发布时间:2015-11-18 23:09:53
Cadence Sigrity电源完整性仿真工具箱中的PowerDC,正如其名称组成所述(Power+DC),主要应用于DC电源在PCB板上的电源完整性问题仿真,包括:整板电源IR-Drop、电流分布密度和热点分布等。?进入高速PCB设计领域,信号完整性问题已经让我们之前对于只要电路互联逻辑正确,元器件引脚间不短路不断路,PCB电路即可成功运行的认识完全颠覆。现在,电源完整性问题则再次毁掉画板君的三观。在那个纯真的年代,那个妹子只要跟你拉上小手,就会厮守终生的年代,没有买房买车城市落户的要求,也没有苛刻要求的丈母娘的那......
票数(0) ???? 阅读(665)

查看全文??? 发表评论(0)

关于Cadence 2015 PCB 技术巡回研讨会 [PCB] 发布时间:2015-11-18 23:06:17
Cadence 2015 PCB 技术巡回研讨会深圳站老wu因工作原因遗憾的错过了,根据小伙伴们现场微信朋友圈秀出来的图片来看,这个研讨会的内容还是很棒的,除了免费的海鲜大虾午餐,还介绍了很多关于Cdence SPB 16.6-2015 这个更新版本所带来的许多新功能,还有另外一个重头戏就是Sigrity 2015。Cdence SPB 16.6-2015与Sigrity 2015实现了完美的融合,这回Cadence在PCB 设计这块将变得更加牛掰了!??感谢在深圳会场的朋友,冒死给老wu撸了一份宣传资料寄过......
票数(0) ???? 阅读(122)

查看全文??? 发表评论(0)

在PCB板边走高频高速信号线的注意事项–高频高速信号设计基本原... [PCB] 发布时间:2015-11-01 22:49:53
我们经常在教科书或者原厂的PCB?Design Guide里看到一些关于高频高速信号的设计原则,其中就包括在PCB电路板的边缘不要走高速信号线,而对于板载PCB天线的设计来说,又建议天线要尽量靠近板边放置。尼玛,这是什么科学道理?这里老wu结合自己的一些浅薄认知,跟大家探讨一下高频高速信号线在PCB的板边时会发生什么情况,以下内容谨代表老wu的个人观点,不保证正确性,请大家自行甄别,O(∩_∩)O~我们在初中阶段就已经知道,用右手在导线上撸一撸的安培右手定则告诉我们,导线中电流沿着拇指的方向传播,则导线上会产生对应的磁......
票数(5) ???? 阅读(1752)

查看全文??? 发表评论(4)

高速PCB设计应避免过孔via将参考平面打碎 形成分割槽 造成信号... [PCB] 发布时间:2015-11-01 22:47:51
VIA过孔是PCB电路板上必不可少的组成部分,可以说,对于多层电路板而言,怎么可能没有过孔via存在呢?当然,对于高速信号传输线来说,要尽量避免过孔的寄生参数对信号传输造成影响,尽量少打过孔,但是对于很多高速信号总线来说,打孔换层是没法避免的。比如说,BGA封装的CPU除了第一、二排之外的pin脚,是需要打孔换层扇出走线的。高速信号打via过孔,是有很多需要注意的地方,不同的信号频率,会有不同的优化方法,信号频率越高,via过孔对信号的影响因素也越重要。这里老wu(www.mr-wu.cn)主要谈谈高速信号总线打孔换层时对参考平......
票数(1) ???? 阅读(919)

查看全文??? 发表评论(0)

高速信号PCB布线要注意避免信号回流路径不连续造成信号完整性... [PCB] 发布时间:2015-10-20 23:10:53
高速信号PCB布线要注意避免信号回流路径不连续,造成信号环路增大,产生EMI超标及串扰问题。我们知道,电子电路总是需要形成一个闭环回路的。对于PCB上的高速信号传输线来说,其信号的回流路径总是趋向于阻抗最小的回流路径,即传输线对应的参考平面。?高速信号回流路径?如果高速信号回流路径被被打断,如遇到分隔槽(slot),则会使的信号回流环路变大,造成信号完整性问题。?高速信号回流路径所以我们在layout时,要注意保持高速传输线对应的参考平面保持连续。如果遇到是在没法避免的跨分割的问题,可以在跨分割的地......
票数(0) ???? 阅读(241)

查看全文??? 发表评论(0)

高速PCB设计Layout时把阻抗匹配的分毫不差真的有必要吗 [PCB] 发布时间:2015-10-20 23:09:04
做高速PCB设计,对于传输线都会有阻抗控制的要求,例如单端50欧(±10%),差分100Ω(±10%)等等,对阻抗控制要求高的还会要求到±5%的精度,因为砖家们说了,如果阻抗不匹配或者阻抗不连续,会造成信号反射,带来信号完整性问题。OK,既然阻抗不匹配或者阻抗不连续会造成信号完整性问题,那是否我们只要在做pcb layout前,计算出能够精确匹配目标特性阻抗的pcb叠层和对应的线宽、线距,并严格按照该线宽和线距来布高速信号线,然后将该PCB制板文件提交给板厂,板厂就能制作出完......
票数(0) ???? 阅读(1363)

查看全文??? 发表评论(1)

RF设计天线 PI型匹配layout注意事项–物联网设计小技? [PCB] 发布时间:2015-10-20 23:06:46
对于物联网、智能硬件的layout总少不了要面对RF 天线部分的设计,RF天线部分中少不了要预留π型匹配电路,以便对RF天线性能的调节。?RF设计天线π型匹配电路?π型匹配除了要选择合适的电感、电容值之外,layout的设计对性能的影响也是非常关键的。下边列举一下RF?π型匹配电路的layout注意事项。RF π型匹配电路,其电容及电感的布局需要尽量的靠近??RF π型匹配电路要避免出现stub???用微信&n........;
票数(0) ???? 阅读(213)

查看全文??? 发表评论(0)

Cadence Allegro的My Favorites功能–Allegro小技? [PCB] 发布时间:2015-10-20 23:04:19
Cadence Allegro 的设置参数选项那可是叫巨多,也分得很细,有些经常设置的参数也要一层层的打开对应的选项目录,比较繁琐,或者有时会忘记对应的设置参数在哪个子目录下。好在Allegro为我们带来了My Favorites功能,就像我们网页浏览器的收藏夹一样,对于我们经常访问的网站我们会进行收藏,以便快速访问,或者你觉得不错的网站,怕忘了域名,你也会收藏进收藏夹。例如菜单栏”Setup->User Preferences”打开用户偏好设置对话框。我们就可以利用其My?Favorit......
票数(0) ???? 阅读(117)

查看全文??? 发表评论(0)

Cadence Allegro的My Favorites功能–Allegro小技? [PCB] 发布时间:2015-10-20 23:02:48
Cadence Allegro 的设置参数选项那可是叫巨多,也分得很细,有些经常设置的参数也要一层层的打开对应的选项目录,比较繁琐,或者有时会忘记对应的设置参数在哪个子目录下。好在Allegro为我们带来了My Favorites功能,就像我们网页浏览器的收藏夹一样,对于我们经常访问的网站我们会进行收藏,以便快速访问,或者你觉得不错的网站,怕忘了域名,你也会收藏进收藏夹。例如菜单栏”Setup->User Preferences”打开用户偏好设置对话框。我们就可以利用其My?Favorit......
票数(0) ???? 阅读(111)

查看全文??? 发表评论(0)

--- 现有 196 个主题,共 20 页 ---
  • 1
  • 2
  • ...
  • 20
  • ??到第页??
博主资料

吴川斌的博客 mr-wu.cn 专注于物联网?智能家居?嵌入式系统

个人文章分类
最新评论
吴川斌的博客的小组???? 加入小组
暂未加入小组,你可以立即
有问题请反馈