需要确认注册邮箱后才能开通博客,立即确认我的邮箱
文章 搜索 高级搜索 ?3? ?3?
  • 滤波器new!
  • LED驱动 new!
  • 新能源 new!
  • PLL
  • PCIE协议
  • 可穿戴
  • LSI
  • FCI
文章 论坛 博客 小组 研讨会
EDN电子技术论坛>博客 >coyoo博客 >【博客大赛】显示路径延时的方法

coyoo的博客——coyoo's Blog

博主:coyoo???? ???? ????
介绍: 抛砖引玉
触动灵感
勇于创新

文章(286)???? 访问(699935)???? 评论(618)???? 投票(406)???? 订阅本博??

博文列表查看方式: ???

【博客大赛】显示路径延时的方法
发布时间:2016-03-04 14:28:34
技术类别:CPLD/FPGA ??? 个人分类:ALTERA FPGA
需要确认注册邮箱后才能下载,立即确认我的邮箱

显示路径延时的方法

概述

??? 显示路径延时在以前老的Quartus II版本里不是问题,只是当Altera更新了新的版本之后(具体从哪个版本开始未考证),ChipPlanner里的“Show Delay”按钮就不太好使了,需要结合TimeQuest一起使用才能显示路径详细的延时信息。

旧版本显示路径延时的方法

就版本显示路径延时的方法很简单,在ChipPlanner里找到路径上的某个Cell,然后高亮其扇入和(或)扇出,接着点击“Show Delay”按钮,即可显示这些高亮后的扇入或扇出上的详细延时信息。

?

111.jpg

1:通过ChipPlanner查看路径延时

?

?

新版本显示路径延时信息的方法

??? 首先,应该意识到,ChipPlanner工具里显示的路径延时信息Quartus II软件根据Altera设计器件库给出的一个只具有参考价格的信息。自从AlteraTimeQuest集成到Quartus II以后对于路径延时,特别时序方面的检视都是通过TimeQuest来实现的。所以可能正是因为这个缘故,新版本中ChipPlanner里才弱化了图1Show Delay 这个按钮的功能。

??? 查看路径延时在现在流行的时序设计中也许作用不大,但是在进行基于FPGATDC设计的时候还有有一定的帮助。因为,设计者需要了解实现好的延时链中各级延时单元的延时,大概了解了延时单元的延时时间信息,对于TDC设计参考价值极高。

??? 假如TDC的延时链已经实现,那么通过图1中的生成扇出连接按钮,就可以为延时链各个延时单元产生扇出连接,如图2所示。

?

111.jpg

2:延时单元的扇出连接

??? 在老的Quartus II版本里,此时如果针对图2已经高亮的扇出连接点击Show Delay按钮是会显示每个扇出连接的详细延时信息的,但是在新版本中单点击该按钮已经无法实现这个目的了。

??? 那么在新版本里,为了显示图2中各个延时单元扇出连接的延时信息,就需要借助TimeQuest的帮忙。具体做法是在工程全编译之后,打开TimeQuest并创建和更新工程的时序网表,如图3所示。

?

111.jpg

3:打开TimeQuest并创建及更新工程的时序网表

??? 然后,在任务栏里报告命令列表的用户定制报告中找到报告路径(Report Path...)这个命令,如图4所示。

?

111.jpg

4:报告路径命令

??? 双击图4中的报告路径命令,打开设置该报告命令的窗口,详细设置希望报告的路径,这里我们需要查看的是延时链,所以从延时链第一个延时单元到中间某个单元即可(可根据自己想查看的路径随意设置)如图5所示,也可以同时设置路径中间经过的节点。

?

111.jpg

5:设置报告路径对话框

??? 这里特别要提到的是图5中设置路径起始与终结点时,进入node finder,过滤器的设置好说,正确设置节点单元名称即可;而“Collection”由于我们查找的是延时单元,所以应该选择“get_cells”,如图6所示。

?

111.jpg

6:设置报告路径时节点查找器对话框

??? 正确设置好路径起始与终结点后,点击图5中的“Report Path”按钮,这时TimeQuest里会报告该路径详细信息,如图7所示。

?

111.jpg

7TimeQuest报告路径的详细信息

??? 接下来是将该路径定位到ChipPlanner中,通过ChipPlanner来查看路径中延时单元的扇出连接延时,如图8所示,单击选中路径起始节点,鼠标右击弹出下拉菜单选择“Locate Path...”命令,并在随后弹出的对话框选择ChipPlanner即可,如图9所示。

?

111.jpg

8:定位路径

?

111.jpg

9:选择将路径定位到ChipPlanner

??? 路径定位到ChipPlanner后,通过局部放大可以看到类似图2那样的局部显示,只是区别在于延时单元扇出连接上显示了详细的延时时间信息,如图10所示,而且注意此时Show Delay按钮也是打开,同时用户可以通过该按钮来关闭或打开这些时间信息的显示了。

?

111.jpg

10:路径延时信息显示

?

?

分享到:? 新浪微博 ?? 微信 ??


打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮

1.扫描左侧二维码
2.点击右上角的分享按钮
3.选择分享给朋友
qq空间 ?? 腾讯微博 ?? 人人网 ?? 百度搜藏 ??
??????有[ 0 ]名读者喜欢此文
阅读(435)?? 评论(1)?? 收藏??I?? 打印??I?? 推荐到小组??I?? 转发到我的博客 (1)
对不起,您还没有登录,请先登录注册
下一篇:【博客大赛】通过脚本直接生成JIC文件的方法
最近到访博主
少年Pie HElemon asdont
牛人有话说 - 【博客大赛】显示路径延时的方法
美国的游客 (您将以游客身份发表,请登录 | ?注册)
?
你还可以输入1000
验证码:
分享: 新浪微博?? qq空间?? qq微博?? 人人网?? 百度搜藏??
?
有 [ 1 ] 名读者发表评论 - 【博客大赛】显示路径延时的方法
写的好,参考和学习了
(0) ???? (0) ???? 回复(0)
对不起,您还没有登录,请先登录注册
???? 2016-03-05 22:43
转发到我的博客
评论?@coyoo's Blog?的“【博客大赛】显示路径延时的方法”
显示路径延时的方法概述显示路径延时在以前老的QuartusII版本里不是问题,只是当Altera更新了新的版本之后(具体从哪个版本开始未考证),ChipPlanner里的ShowDelay按钮就不太好使了,需要结合TimeQuest一起使用才能显示路径详细的延时信息。旧版本显示路径延时的方法就版本显...
你还可以输入30000
同时评论给?coyoo
????
快速回复
?
你还可以输入1000
????
引用回复
引用评论?
?
你还可以输入1000
????
博主资料

人无信不立

个人文章分类
文章存档
最新评论
阅读排行
coyoo的好友
coyoo的小组???? 加入小组
《FPGA设计实战演练(高级技巧篇)》书友讨论小组
成员236名
创建者:coyoo 《深入理解Altera FPGA 应用设计》书友会 成员337名
创建者:胖螃蟹 ALTERA高级组 成员241名
创建者:coyoo 成员946名
创建者:EDNChina FPGA讨论组 成员3308名
创建者:stephen100 EDN助学-USB2.0 CY7C68013小组 成员3497名
创建者:EZ-USB 模拟器件技术小组 成员4021名
创建者:彩云 usb cy68013 成员992名
创建者:ares007 博客大赛 成员56名
创建者:rain社区管理 TI WEBENCH设计大赛 成员288名
创建者:rain社区管理 ModelSim 成员363名
创建者:riple 龙江-FPGA学习小组 成员192名
创建者:mige
展开
最新网络博文
华为官方回应有关自研手机操作系统的传闻
这颗芯片有故事,你有酒吗?
PCB设计PADS各层的用途和作用
联想收购的得与失 摩托罗拉空壳化使...
传华为智能机销量目标下调2000万部 Ma...
? 更多博文>>
返回博客首页
有问题请反馈