需要确认注册邮箱后才能开通博客,立即确认我的邮箱
文章 搜索 高级搜索 ?3? ?3?
  • 滤波器new!
  • LED驱动 new!
  • 新能源 new!
  • PLL
  • PCIE协议
  • 可穿戴
  • LSI
  • FCI
文章 论坛 博客 小组 研讨会
EDN电子技术论坛>博客 >卖梳子的小僧博客
博文列表查看方式: ???

ALTERA时序分析的基本步骤 [CPLD/FPGA] 发布时间:2016-06-08 15:06:10
? ? 对于知道怎么用timequest的人来说,这很简单,但是对于一点儿都不清楚的孩子来说,上网找资料,有时候就是个坑呐,我就是在网上找了N久,结果到最后,越弄越复杂,越弄越傻。。。。满满的都是泪? ? 其实有时候很简单,简单的不可思议。? ? 首先呢,理解一下,咱需要约束的路径有四种:? ? 1、寄存器与寄存器之间;? ? 2、输入pad与第一个寄存器之间;? ? 3、最后一个寄存器和输出pad之间;&nb......;
票数(1) ???? 阅读(74)

查看全文??? 发表评论(0)

--- 现有 1 个主题,共 1 页 ---
博主资料

FPGA 的初学者

文章存档
2016年06月 (1) ?
? ?
? ?
卖梳子的小僧的小组???? 加入小组
暂未加入小组,你可以立即
有问题请反馈